-
公开(公告)号：CN117198998A
公开(公告)日：2023-12-08
申请号：CN202311106467.X
申请日：2023-08-30
Applicant: 华东光电集成器件研究所
IPC: H01L21/8232 , G01R19/00
Abstract: 本发明涉及一种基于JFET器件的电流监测单元集成电路制造方法，在硅衬底（1）上生长硅外延层（4），硅外延层的一侧设有P型埋层（3）、另一侧设有P沟道区（16）；P型埋层中设有P阱（5）、P型场区（8）、NLDD2区（13）、轻掺杂区域NLDD1区（14）、PSUB区域（15），P沟道区中设有栅区（17）、源漏区（18）；二氧化硅层设有金属互联结构（19）与对应的器件连接。本发明在NMOSFET、PJFET器件下方均加工有P埋层，P阱的同阶段形成P隔离环，P埋层与P隔离环共同包围有源器件NMOSFET、PJFET，充分抑制寄生NPN管效应，消除寄生NPN管对电路功能的影响。
Search Results
1
records
(took 0.026 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
