-
公开(公告)号：CN109427832A
公开(公告)日：2019-03-05
申请号：CN201711246847.8
申请日：2017-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14629 , H01L27/14607 , H01L27/14601 , H01L27/1463
Abstract: 本公开实施例涉及影像感应器集成芯片，其具有的深沟槽隔离结构具有反射元件。影像感应器集成芯片包含影像感应元件安排在基底内，多个突出部沿着基底的第一侧安排在影像感应元件之上，一或更多吸收增强层安排在这些突出部上方且在突出部之间，多个深沟槽隔离结构安排于沟槽内且设置于影像感应元件的相对两侧，并从基底的第一侧延伸至基底内，这些深沟槽隔离结构各自包含反射元件，其具有一或更多反射区配置为反射电磁辐射。通过使用反射元件反射电磁辐射，使相邻的像素区之间的串音(cross-talk)减少，藉此改善影像感应器集成芯片的效能。
-
公开(公告)号：CN107134445A
公开(公告)日：2017-09-05
申请号：CN201611046804.0
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/50 , H01L21/50
CPC classification number: H01L25/0657 , H01L24/02 , H01L24/06 , H01L25/50 , H01L23/528 , H01L21/50 , H01L23/50
Abstract: 本发明实施例提供一种3DIC结构及其形成方法。所述结构包含上覆在第一衬底上的第一电介质层。第一连接垫放置在所述第一电介质层的顶部表面中且接触第一重布线。第一虚拟垫放置在所述第一电介质层的所述顶部表面中，所述第一虚拟垫接触所述第一重布线。第二电介质层上覆在第二衬底上。第二连接垫及第二虚拟垫放置在所述第二电介质层的顶部表面中，所述第二连接垫接合到所述第一连接垫，且所述第一虚拟垫以与所述第二虚拟垫偏离的方式定位，使得所述第一虚拟垫与所述第二虚拟垫彼此不接触。
-
公开(公告)号：CN107039394A
公开(公告)日：2017-08-11
申请号：CN201611189878.X
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/52 , H01L23/528
Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。
-
公开(公告)号：CN106486412A
公开(公告)日：2017-03-08
申请号：CN201610769404.6
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。
-
公开(公告)号：CN113178434B
公开(公告)日：2024-04-16
申请号：CN202110002263.6
申请日：2021-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L23/498 , H01L21/56 , H01L21/18
Abstract: 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。
-
Patent Agency Ranking
公开(公告)号：CN110277310B
公开(公告)日：2023-01-20
申请号：CN201811137035.4
申请日：2018-09-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。
-
公开(公告)号：CN114952594A
公开(公告)日：2022-08-30
申请号：CN202210445941.0
申请日：2022-04-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例是针对一种化学机械抛光(CMP)系统，所述化学机械抛光(CMP)系统包括第一CMP头及第二CMP头。第一CMP头被配置成保持工件，且包括跨及第一压力控制板设置的多个第一压力元件。第二CMP头被配置成保持工件。第二CMP头包括跨及第二压力控制板设置的多个第二压力元件。跨及第一压力控制板的所述多个第一压力元件的分布不同于跨及第二压力控制板的所述多个第二压力元件的分布。
-
公开(公告)号：CN113314549A
公开(公告)日：2021-08-27
申请号：CN202010706218.4
申请日：2020-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开的各种实施例涉及一种具有设置在衬底内的光电探测器的图像传感器。衬底具有前侧表面及后侧表面。吸收增强结构沿衬底的后侧表面设置且上覆在光电探测器上。吸收增强结构包括从衬底的后侧表面向外延伸的多个突起。所述多个突起中的每一突起包括相对的弯曲侧壁。
-
公开(公告)号：CN112750707A
公开(公告)日：2021-05-04
申请号：CN202011197152.7
申请日：2020-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/498
Abstract: 在一些实施例中，本发明涉及一种形成集成芯片结构的方法。可以通过在设置在第一半导体衬底的上表面上方的第一互连结构内形成多个互连层来执行该方法。执行边缘修整工艺以沿着第一半导体衬底的周边去除第一互连结构和第一半导体衬底的部分。边缘修整工艺产生具有凹进表面的第一半导体衬底，凹进表面通过直接设置在第一半导体衬底上方的内侧壁耦合至上表面。在执行边缘修整工艺之后，在第一互连结构的侧壁上形成介电覆盖结构。本发明的实施例还涉及集成芯片结构和多维集成芯片。
-
公开(公告)号：CN110660687A
公开(公告)日：2020-01-07
申请号：CN201910537975.0
申请日：2019-06-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.036 seconds)
