公开(公告)号：CN107924951A

公开(公告)日：2018-04-17

申请号：CN201780002868.7

申请日：2017-03-10

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L27/0635 ,  H01L21/76 ,  H01L21/765 ,  H01L27/0727 ,  H01L29/06 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/739 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/868

Abstract: 本发明提供容易进行空穴的吸引的半导体装置。所述半导体装置具备：半导体基板，其具有漂移区和基区；晶体管部，其形成于半导体基板；以及二极管部，其与晶体管部邻接而形成于半导体基板，在晶体管部和二极管部形成有多个沟槽部和多个台面部，所述多个沟槽部分别沿着预定的排列方向排列，所述多个台面部形成于各个沟槽部之间，多个台面部中的、位于晶体管部与二极管部的边界处的至少一个边界台面部在半导体基板的上表面具有浓度比基区的浓度高的接触区，边界台面部中的接触区的面积大于其他台面部中的接触区的面积。

公开(公告)号：CN106887452A

公开(公告)日：2017-06-23

申请号：CN201610955317.X

申请日：2016-10-27

Applicant: 飞思卡尔半导体公司

Inventor： 张志宏 ,  丹尼尔·布鲁姆伯格 ,  程序 ,  林欣 ,  杨红凝 ,  左江凯

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7823 ,  H01L21/26513 ,  H01L21/76 ,  H01L21/761 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/0882 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835 ,  H01L29/7816

Abstract: 一种装置包含：半导体衬底；掺杂式隔离障壁，该掺杂式隔离障壁被安置在该半导体衬底中以隔离该装置；漏极区，该漏极区被安置在该半导体衬底中且在操作期间将电压施加到该漏极区；以及耗尽阱区，该耗尽阱区被安置在该半导体衬底中且具有与该掺杂式隔离障壁以及该漏极区一样的导电类型。该耗尽阱区被定位在该掺杂式隔离障壁与该漏极区之间以电耦合该掺杂式隔离障壁以及该漏极区，以使得该掺杂式隔离障壁在低于被施加到该漏极区的该电压的电压电平下被偏置。

公开(公告)号：CN104781923B

公开(公告)日：2017-06-16

申请号：CN201480002917.3

申请日：2014-07-04

Applicant: 松下知识产权经营株式会社

Inventor： 楠本修 ,  中田秀树 ,  赤松庆治 ,  内田正雄

IPC: H01L21/76 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78 ,  H02M7/48

CPC classification number: H02M7/5387 ,  H01L21/76 ,  H01L21/8213 ,  H01L29/0642 ,  H01L29/0646 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/7802 ,  H01L29/7815 ,  H01L29/7827 ,  H01L29/7828 ,  H02M1/08 ,  H02M1/32 ,  H02M7/003 ,  H02M7/797 ,  H02M2001/0009

Abstract: 本发明提供一种半导体装置及使用其的逆变器。半导体装置具备：栅极焊盘、相互绝缘的第1源极焊盘以及第2源极焊盘、漏极焊盘、主区域、和用于对正向电流以及反向电流进行检测的感测区域。主区域以及感测区域分别包含并联连接的多个单位单元，感测区域中所含的单位单元的数量小于主区域中所含的单位单元的数量。分别地，主区域内的单位单元的源极电极与第1源极焊盘连接，感测区域内的单位单元的源极电极与第2源极焊盘连接。

公开(公告)号：CN104051267B

公开(公告)日：2017-03-01

申请号：CN201310381600.2

申请日：2013-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马丁·克里斯多夫·霍兰德 ,  乔治斯·威廉提斯

IPC: H01L21/336 ,  H01L21/324 ,  H01L21/20

CPC classification number: H01L29/7851 ,  H01L21/02043 ,  H01L21/02063 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02538 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/311 ,  H01L21/76 ,  H01L21/76224 ,  H01L27/1211 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/20 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66462 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7781

Abstract: 本发明提供了一种形成半导体材料的方法，包括在包含氢气（H2）和氯化氢（HCl）以作为工艺气体的环境中对硅区域进行退火。在退火步骤之后，从硅区域的表面处生长半导体区域。

公开(公告)号：CN106030767A

公开(公告)日：2016-10-12

申请号：CN201580005060.5

申请日：2015-02-18

Applicant: 密克罗奇普技术公司

Inventor： 保罗·菲思特

IPC: H01L21/308 ,  H01L21/762

CPC classification number: H01L21/76224 ,  H01L21/308 ,  H01L21/3081 ,  H01L21/3085 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31 ,  H01L21/31053 ,  H01L21/76

Abstract: 本发明揭示一种用于在半导体集成电路裸片中形成有效隔离结构的方法。在半导体衬底上沉积第一硬掩模层。移除所述第一硬掩模层的部分以形成至少一个沟槽。在所述第一硬掩模上沉积间隔物层且所述间隔物层延伸到每一沟槽中以覆盖每一沟槽中的所述半导体衬底表面的暴露部分。移除所述间隔物层的部分，使得剩余部分界定覆盖每一沟槽的侧壁的间隔物层壁。沉积第二硬掩模层且所述第二硬掩模层延伸到相对的间隔物层壁之间的每一沟槽中。移除所述间隔物层壁，使得所述第一及第二硬掩模层的剩余部分界定掩模图案，接着将所述掩模图案转移到所述衬底以在所述衬底中形成开口，所述开口填充有隔离材料。

公开(公告)号：CN105103284A

公开(公告)日：2015-11-25

申请号：CN201380074347.4

申请日：2013-09-11

Applicant: 富士电机株式会社

Inventor： 石井宪一 ,  中村浩

IPC: H01L21/76 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L27/0635 ,  H01L21/76 ,  H01L21/76224 ,  H01L27/0623 ,  H01L27/088 ,  H01L28/20 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/0804 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41708 ,  H01L29/4238 ,  H01L29/739 ,  H01L29/7395 ,  H01L29/78

Abstract: 配置有IGBT的IGBT部(10)和配置有控制电路的电路部(20)被配置于同一半导体芯片上。在电路部(20)，在与IGBT部(10)的边界配置有电介质分离区(40)。在半导体芯片的正面侧的表面层，从IGBT部(10)到电路部(20)的范围内设置有p+型区域(4)。在电路部(20)，在与IGBT部(10)的边界，以从芯片正面贯通p+型区域(4)而到达n-型漂移区(3)的深度设置有电介质分离层(5)，并构成电介质分离区(40)。p+型区域(4)通过电介质分离层(5)被分离为IGBT部(10)侧的第一p+型区域(4-1)和电路部(20)侧的第二p+型区域(4-2)。第一p+型区域(4-1)、第二p+型区域(4-2)成为接地电位。由此，能够实现电路整体的小型化以及低成本。

公开(公告)号：CN104900693A

公开(公告)日：2015-09-09

申请号：CN201510197870.7

申请日：2010-11-18

Applicant: 英特尔公司

Inventor： R.皮拉里塞蒂 ,  J.T.卡瓦列罗斯 ,  W.雷奇马迪 ,  U.沙 ,  B.楚-孔 ,  M.拉多沙夫耶维奇 ,  N.穆克赫吉 ,  G.德维 ,  B.Y.金 ,  R.S.乔

IPC: H01L29/775 ,  H01L29/778 ,  H01L29/78 ,  H01L29/267 ,  H01L29/10 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00 ,  H01L29/51

CPC classification number: H01L29/775 ,  B82Y10/00 ,  H01L21/76 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/155 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66439 ,  H01L29/66477 ,  H01L29/66795 ,  H01L29/66977 ,  H01L29/7782 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7851

Abstract: 本申请涉及“非平面锗量子阱装置”。公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III-V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III-V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。

公开(公告)号：CN104781923A

公开(公告)日：2015-07-15

申请号：CN201480002917.3

申请日：2014-07-04

Applicant: 松下知识产权经营株式会社

Inventor： 楠本修 ,  中田秀树 ,  赤松庆治 ,  内田正雄

IPC: H01L21/76 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78 ,  H02M7/48

CPC classification number: H02M7/5387 ,  H01L21/76 ,  H01L21/8213 ,  H01L29/0642 ,  H01L29/0646 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/7802 ,  H01L29/7815 ,  H01L29/7827 ,  H01L29/7828 ,  H02M1/08 ,  H02M1/32 ,  H02M7/003 ,  H02M7/797 ,  H02M2001/0009

Abstract: 本发明提供一种半导体装置及使用其的逆变器。半导体装置具备：栅极焊盘、相互绝缘的第1源极焊盘以及第2源极焊盘、漏极焊盘、主区域、和用于对正向电流以及反向电流进行检测的感测区域。主区域以及感测区域分别包含并联连接的多个单位单元，感测区域中所含的单位单元的数量小于主区域中所含的单位单元的数量。分别地，主区域内的单位单元的源极电极与第1源极焊盘连接，感测区域内的单位单元的源极电极与第2源极焊盘连接。

公开(公告)号：CN102376683B

公开(公告)日：2014-09-10

申请号：CN201110224828.1

申请日：2011-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林政贤 ,  杨敦年 ,  刘人诚 ,  李新辉 ,  王文德 ,  蔡纾婷

IPC: H01L23/522 ,  H01L23/498 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/585 ,  H01L21/02697 ,  H01L21/30604 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/32051 ,  H01L21/6835 ,  H01L21/76 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/488 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L23/564 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L27/14618 ,  H01L27/14636 ,  H01L27/1464 ,  H01L2221/68304 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68363 ,  H01L2224/02166 ,  H01L2224/03 ,  H01L2224/03002 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0361 ,  H01L2224/0362 ,  H01L2224/05025 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 方法包括提供具有密封圈区域和电路区域的基板，在密封圈区域上形成密封圈结构，在密封圈结构上形成第一前部钝化层，在第一前部钝化层中蚀刻邻近密封圈结构的外部的前部孔，在前部孔中形成前部金属焊盘以连接前部金属焊盘和密封圈结构的外部，在密封圈结构下形成第一背部钝化层，在第一背部钝化层中蚀刻邻近密封圈结构的外部的背部孔，和在背部孔中形成背部金属焊盘以连接背部金属焊盘和密封圈结构的外部。也提供了通过所述方法制造的半导体器件。

公开(公告)号：CN103137541A

公开(公告)日：2013-06-05

申请号：CN201110398277.0

申请日：2011-12-05

Applicant: 上海华虹NEC电子有限公司

Inventor： 陈帆 ,  陈雄斌 ,  薛恺 ,  周克然 ,  潘嘉 ,  李昊 ,  王永成

IPC: H01L21/762

CPC classification number: H01L21/76 ,  H01L21/02238 ,  H01L21/76224 ,  H01L21/76283

Abstract: 本发明公开了一种具有内侧墙的浅槽填充方法，将形成内侧墙的材料由非掺杂的二氧化硅改为高n型掺杂的二氧化硅，从而在刻蚀形成内侧墙时，巧妙地利用了干法反刻对高n型掺杂的二氧化硅和非掺杂的二氧化硅具有较高选择比的特点，完整保留非掺杂的二氧化硅，从而在保护了硅材料不受损伤。又将首次形成衬垫氧化层的工艺由原有的热氧化生长工艺改为淀积工艺，而将再次形成的新的衬垫氧化层由淀积工艺改为热氧化工艺。由于硅材料并未受到任何损伤，因此热氧化生长的新的衬垫氧化层具有较高的质量，对湿法腐蚀工艺的承受能力较强。最终，在形成金属硅化物的步骤中，便降低结刺穿风险以及漏电水平。