-
公开(公告)号：CN102420243B
公开(公告)日：2013-10-23
申请号：CN201110353252.9
申请日：2011-11-09
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/737 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种锗硅异质结双极晶体管，基区由硅缓冲层、锗硅层和硅帽层三层结构组成。锗硅层能在基区内形成一电子的加速电场，能提高器件频率响应。硅帽层能优化发射结的位置，降低基区复合电流，提高器件的线性度及BVCEO。集电极通过赝埋层和深孔接触从浅槽隔离中引出，能降低集电极电阻，提高器件频率响应。赝埋层采用砷掺杂，能有效控制赝埋层横向扩散，降低寄生电容，提高器件频率响应。发射区为窄发射极结构，能够抑制电流集边效应，提高单位面积的电流密度。发射区和基区接触位置处形成有一层硅氧化层，能够提高发射结势垒高度，提高发射结注入效率。本发明还公开了一种锗硅异质结双极晶体管的制造方法。
-
公开(公告)号：CN103165573A
公开(公告)日：2013-06-19
申请号：CN201110412637.8
申请日：2011-12-12
Applicant: 上海华虹NEC电子有限公司
IPC: H01L23/528 , H01L29/737 , H01L21/331 , H01L21/768
Abstract: 本发明公开了一种BiCMOS工艺中的垂直寄生型PNP器件，发射区和基极引出端都是由填充于形成于基区上方的窗口中的多晶硅组成。本发明无需多加光刻版，使发射区和基极引出端同时由多晶硅构成，有利于注入离子的均匀扩散并能形成高浓度的发射区和基极引出端，能提供器件的发射效率、放大系数和截止频率也能得到很大的提升。本发明通过采用深孔接触和赝埋层引出集电区，能有效地缩小器件面积、减小器件的寄生效应、减小集电极电阻、提高器件的特征；还能提高器件的电流增益系数以及改善器件的频率特征。本发明还公开了一种BiCMOS工艺中的垂直寄生型PNP器件及其制造方法，无须额外的工艺条件，能够降低生产成本。
-
公开(公告)号：CN103137663A
公开(公告)日：2013-06-05
申请号：CN201110388959.3
申请日：2011-11-30
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/08 , H01L29/10 , H01L29/04 , H01L29/417 , H01L29/735 , H01L21/28 , H01L21/331
Abstract: 本发明公开了一种寄生横向型NPN器件，由形成于相邻的两个有源区中的P型注入层组成基区，由基区的两个有源区之间的浅槽场氧底部形成的N型掺杂的多晶硅赝埋层组成发射区，由基区的两个有源区两侧的浅槽场氧底部形成的N型掺杂的多晶硅赝埋层组成集电区。最后形成的器件的结构为C-B-E-B-C，该结构能将器件的基区的电流通路变成直线型，能提升器件的电流能力，使器件的电流增益和频率特征都得到显著的改善；还能减少器件的面积，提供电流密度。多晶硅赝埋层能降低发射极和集电极的连接电阻且使阻值均匀，能较大的提高器件的截止频率。本发明还公开了一种寄生横向型NPN器件的制造方法。
-
公开(公告)号：CN103137541A
公开(公告)日：2013-06-05
申请号：CN201110398277.0
申请日：2011-12-05
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/762
CPC classification number: H01L21/76 , H01L21/02238 , H01L21/76224 , H01L21/76283
Abstract: 本发明公开了一种具有内侧墙的浅槽填充方法，将形成内侧墙的材料由非掺杂的二氧化硅改为高n型掺杂的二氧化硅，从而在刻蚀形成内侧墙时，巧妙地利用了干法反刻对高n型掺杂的二氧化硅和非掺杂的二氧化硅具有较高选择比的特点，完整保留非掺杂的二氧化硅，从而在保护了硅材料不受损伤。又将首次形成衬垫氧化层的工艺由原有的热氧化生长工艺改为淀积工艺，而将再次形成的新的衬垫氧化层由淀积工艺改为热氧化工艺。由于硅材料并未受到任何损伤，因此热氧化生长的新的衬垫氧化层具有较高的质量，对湿法腐蚀工艺的承受能力较强。最终，在形成金属硅化物的步骤中，便降低结刺穿风险以及漏电水平。
-
公开(公告)号：CN103117301A
公开(公告)日：2013-05-22
申请号：CN201110363892.8
申请日：2011-11-16
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/737 , H01L29/06 , H01L29/08 , H01L21/331
Abstract: 本发明公开了一种锗硅HBT工艺中垂直寄生型PNP三极管，通过采用具有正梯形形状的锗硅生长前定义窗口，能使发射区的锗硅层为多晶结构，从而能提高发射区的掺杂浓度，提高器件的发射效率以及器件的放大系数和增加器件的截止频率。本发明采用了先进的深孔接触工艺和P型赝埋层的工艺，且基区采用侧向连出的结构，能极大地节省有源区的面积，改善器件的寄生效应，减小器件集电极电阻，提高器件的性能。有源区的宽度能够做到0.3微米至0.4微米之间，能使得器件的寄生NPN的放大系数降低。本发明还公开了一种锗硅HBT工艺中垂直寄生型PNP三极管的制作方法，能和锗硅HBT工艺中的NPN三极管的工艺集成，并降低生产成本。
-
公开(公告)号：CN103117300A
公开(公告)日：2013-05-22
申请号：CN201110363181.0
申请日：2011-11-16
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/737 , H01L29/06 , H01L21/331
CPC classification number: H01L29/73 , H01L29/04 , H01L29/0649 , H01L29/1008 , H01L29/456 , H01L29/66234 , H01L29/6625 , H01L29/735
Abstract: 本发明公开了一种寄生横向型PNP器件，由形成于相邻的两个有源区中的N型注入层组成基区，由基区的两个有源区之间的浅槽场氧底部形成的P型掺杂的多晶硅赝埋层组成发射区，由基区的两个有源区两侧的浅槽场氧底部形成的P型掺杂的多晶硅赝埋层组成集电区。最后形成的器件的结构为C-B-E-B-C，该结构能将器件的基区的电流通路变成直线型，能提升器件的电流能力，使器件的电流增益和频率特征都得到显著的改善；还能减少器件的面积，提高电流密度。多晶硅赝埋层能降低发射极和集电极的连接电阻且使阻值均匀，能较大的提高器件的截止频率。本发明还公开了一种寄生横向型PNP器件的制造方法。
-
公开(公告)号：CN103066009A
公开(公告)日：2013-04-24
申请号：CN201110317237.9
申请日：2011-10-18
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/768
Abstract: 本发明公开了一种穿透硅的通孔填充钨塞的工艺方法，包括步骤：在形成有绝缘层的硅衬底上形成接触孔和穿透硅的通孔；淀积第一衬垫层；淀积第一层钨并将接触孔完全填充；进行第一次回刻并停留在第一衬垫层上；淀积第二衬垫层；淀积第二层钨，进行第二次回刻并停留在第二衬垫层上；重复步骤六直至穿透硅的通孔被钨完全填满；采用化学机械研磨工艺将绝缘层表面的钨、第一衬垫层和第二衬垫层全部去除。本发明方法能实现穿透硅的通孔和接触孔的一并填充，不需要为常规的接触孔多进行一次钨的填充，从而能使工艺简化并降低工艺成本。
-
公开(公告)号：CN102136493B
公开(公告)日：2013-02-13
申请号：CN201010027348.1
申请日：2010-01-21
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/04 , H01L21/336 , H01L21/77
Abstract: 本发明公开了一种高压隔离型LDNMOS器件，包括了一深N阱、沟道区、源区、漏区以及多晶硅栅，在漏区和沟道区之间的深N阱中形成有浅沟槽隔离，在浅沟槽隔离底部的深N阱中形成有一高压P阱和低压N阱，器件的漂移区由漏区和沟道区间的深N阱、低压N阱以及高压P阱组成。本发明还公开了该高压隔离型LDNMOS器件的制造方法。本发明并不需要新加光罩，而仅是对现有高压隔离型LDNMOS的高压P阱以及SONOS的低压N阱的版图进行变动就能实现，能够使高压器件的击穿特性和源漏导通电阻特性同时优化，并能大大降低成本。
-
公开(公告)号：CN102064202B
公开(公告)日：2013-01-09
申请号：CN200910201790.9
申请日：2009-11-12
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/868 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种应用于锗硅三极管的轻掺杂二极管结构，由下至上依次包括硅基片、n区、i区和p区，该轻掺杂二极管的p区与n区为非全包含结构，p区与n区在水平面上的投影无重叠部分，p区与n区在水平面方向上投影的间距X＞0。通过调整n区与p区在水平面方向上投影的间距X可以实现对轻掺杂二极管的特性的独立调节而且与现有的锗硅异质结三极管的制造工艺兼容。
-
公开(公告)号：CN102074478B
公开(公告)日：2012-10-03
申请号：CN200910201854.5
申请日：2009-11-24
Applicant: 上海华虹NEC电子有限公司
IPC: H01L21/336
Abstract: 本发明公开了一种沟槽式MOS的制造工艺方法，包括步骤：(1)完成传统沟槽式MOS工艺的P型体注入及推阱之后，依次生长衬垫氧化层和氮化硅作为硬掩模层；(2)光刻、刻蚀该硬掩模层定义沟槽及N型源极离子注入区域；(3)化学气相淀积TEOS氧化层；(4)TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；(5)沟槽刻蚀；(6)湿法刻蚀去除侧墙；(7)热氧生长栅极氧化层、栅极多晶硅填充沟槽及栅极氧化层回刻蚀；(8)利用硬掩模层自对准进行N型源极离子注入；(9)湿法刻蚀去除硬掩模层及N型源极离子注入区域上的栅极氧化层；(10)后续工艺同传统工艺一致。本发明不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。
