-
公开(公告)号：CN103579377B
公开(公告)日：2016-08-17
申请号：CN201310153809.3
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/0203 , H01L31/102
CPC classification number: H01L27/14632 , H01L27/14621 , H01L27/14627 , H01L27/1463 , H01L27/14634 , H01L27/14636 , H01L27/1464 , H01L27/14645 , H01L27/14685 , H01L27/14687 , H01L27/14689 , H01L27/1469 , H01L31/022466 , H01L31/035218 , H01L31/03762 , H01L31/18 , H04N5/378
Abstract: 一种器件包括：具有形成在其中的抬升式光电二极管的图像传感器芯片、以及位于图像传感器芯片下方并且接合至图像传感器芯片的器件芯片。该器件芯片具有电连接至抬升式光电二极管的读出电路。本发明还提供了一种具有堆叠配置的抬升式光电二极管。
-
公开(公告)号：CN102769021B
公开(公告)日：2015-03-11
申请号：CN201110241590.3
申请日：2011-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L31/0352
CPC classification number: H01L27/1464 , H01L27/14623 , H01L27/14636
Abstract: 提供了一种图像传感器件。该图像传感器件包括具有正面和背面的基板，该背面相对于正面。该基板具有像素区域和外围区域。该图像传感器件包括设置在基板的像素区域中的多个辐射感应区域。每个辐射感应区域都能够通过操作感测出通过背面投射到辐射感应区域的辐射。该图像传感器件包括设置在外围区域中的参考像素。该图像传感器件包括连接到基板的正面的互连结构。该互连结构包括多个互连层。该图像传感器件包括形成在基板的背面上方的薄膜。该薄膜使得基板受到张应力。该图像传感器件包括设置在薄膜上方的辐射阻挡器件。本发明还提供了一种带有经过改进的应力免疫的背面照明图像传感器。
-
公开(公告)号：CN103378115A
公开(公告)日：2013-10-30
申请号：CN201310080243.6
申请日：2013-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14636 , H01L27/14627 , H01L27/14632 , H01L27/14634 , H01L27/1464 , H01L27/14687 , H01L27/14689 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了用于在形成CMOS图像传感器的同时去除玻璃的方法。提供了用于形成器件的方法，包括在器件晶圆上形成多个像素阵列；将载具晶圆接合至器件晶圆的第一面；在器件晶圆的第二面的上方接合衬底；减薄载具晶圆；形成与器件晶圆的第一面的电连接件；然后，使衬底与器件晶圆的第二面分离；以及随后从器件晶圆分割出多个像素阵列的单独像素阵列。公开了一种装置。本发明还提供了用于在CMOS图像传感器中玻璃去除的方法和装置。
-
公开(公告)号：CN103377998A
公开(公告)日：2013-10-30
申请号：CN201310105417.X
申请日：2013-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 本发明提供了用于形成后制作通孔的贯通孔的方法。一种方法包括提供具有正面和相对的背面的有源器件晶圆，该正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的通孔的载具晶圆，该通孔从载具晶圆的第一表面延伸至载具晶圆的第二表面；将有源器件晶圆的正面接合至载具晶圆的第二表面；蚀刻载具晶圆的贯通孔中的氧化物以形成氧化物贯通孔；以及在氧化物贯通孔内沉积导电材料以形成导体，该导体延伸至有源器件晶圆并且与导电互连材料电接触。一种装置包括具有氧化物贯通孔的载具晶圆，该氧化物贯通孔延伸穿过载具晶圆到达与载具晶圆接合的有源器件晶圆。本发明还提供了用于后制作通孔的贯通孔的装置。
-
公开(公告)号：CN101783316B
公开(公告)日：2012-03-28
申请号：CN200910143855.9
申请日：2009-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82 , H01L21/761 , H01L21/265 , H01L21/8234
CPC classification number: H01L21/76237 , H01L21/2652 , H01L27/0629 , H01L27/1463 , H01L27/14683
Abstract: 本发明提供了一种向集成电路注入杂质离子的方法。所述方法包括：在衬底中形成第一像素和第二像素；在所述衬底上形成蚀刻停止层；在所述蚀刻停止层上形成硬掩膜层；图案化所述硬掩膜层以在所述第一像素和所述第二像素之间包括开口；以及通过所述开口注入多种杂质以形成隔离特征。
-
Patent Agency Ranking
公开(公告)号：CN102270648A
公开(公告)日：2011-12-07
申请号：CN201010528295.1
申请日：2010-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14685 , H01L27/1462 , H01L27/14621 , H01L27/14627 , H01L27/1463 , H01L27/1464 , H01L27/14643 , H01L27/14689
Abstract: 本发明公开了一种包含图像感测元件的装置及图像感测元件的制造方法，该装置包括：一基底，具有一前侧及一背侧；一第一光线感测元件及一第二光线感测元件，设置于该基底之中，该第一及第二光线感测元件用以检测透过该背侧进入该基底的光波；以及一抗反射涂布层，具有一第一折射系数，且设置于该基底的该背侧上，该抗反射涂布层具有一第一脊状结构及一第二脊状结构，分别设置于该第一光线感测元件及第二光线感测元件之上；其中该第一脊状结构及第二脊状结构由一物质所分离，该物质具有一第二折射系数，该第二折射系数小于该第一折射系数。本发明能够缩减光学干扰并增进量子效率。
-
公开(公告)号：CN111092063B
公开(公告)日：2023-04-18
申请号：CN201911010093.5
申请日：2019-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L27/146
Abstract: 本发明实施例是有关于一种集成电路及其制造方法。本公开的各种实施例涉及一种集成电路，所述集成电路在第一半导体衬底内包括第一衬底穿孔。所述第一半导体衬底具有分别位于所述第一半导体衬底的相对侧上的前侧表面与背侧表面。所述第一半导体衬底包括第一掺杂沟道区，所述第一掺杂沟道区从所述前侧表面延伸到所述背侧表面。所述第一衬底穿孔至少由所述第一掺杂沟道区界定。第一内连线结构位于所述第一半导体衬底的所述前侧表面上。所述第一内连线结构包括多个第一导电线及多个第一导通孔，且所述多个第一导电线及所述多个第一导通孔界定往所述第一衬底穿孔的导电路径。
-
公开(公告)号：CN110491832A
公开(公告)日：2019-11-22
申请号：CN201910725136.1
申请日：2013-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/498 , H01L27/146 , H01L23/538
Abstract: 本发明提供了用于形成后制作通孔的贯通孔的方法。一种方法包括提供具有正面和相对的背面的有源器件晶圆，该正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的通孔的载具晶圆，该通孔从载具晶圆的第一表面延伸至载具晶圆的第二表面；将有源器件晶圆的正面接合至载具晶圆的第二表面；蚀刻载具晶圆的贯通孔中的氧化物以形成氧化物贯通孔；以及在氧化物贯通孔内沉积导电材料以形成导体，该导体延伸至有源器件晶圆并且与导电互连材料电接触。一种装置包括具有氧化物贯通孔的载具晶圆，该氧化物贯通孔延伸穿过载具晶圆到达与载具晶圆接合的有源器件晶圆。本发明还提供了用于后制作通孔的贯通孔的装置。
-
公开(公告)号：CN104779243B
公开(公告)日：2018-02-23
申请号：CN201410253422.X
申请日：2014-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L21/98
CPC classification number: H01L27/14634 , H01L23/585 , H01L27/14636 , H01L27/1469 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是3DIC密封环结构及其形成方法，本发明提供了一种半导体器件，包括第一半导体芯片，第一半导体芯片包括第一衬底、多个第一介电层以及多条导线，并且多条导线形成在第一衬底上方的第一介电层中。半导体器件还包括第二半导体芯片，第二半导体芯片的表面接合至第一半导体芯片的第一表面，第二半导体芯片包括第二衬底、多个第二介电层以及多条第二导线，并且多条第二导线形成在第二衬底上方的第二介电层中。半导体器件还包括从第一半导体芯片延伸至多条第二导线中的一条的第一导电部件，以及从第一半导体芯片延伸至第二半导体芯片的第一密封环结构。本发明还提供了形成半导体器件的方法。
-
公开(公告)号：CN107026151A
公开(公告)日：2017-08-08
申请号：CN201611247588.6
申请日：2016-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/31 , H01L21/98
CPC classification number: H01L25/0657 , H01L21/31111 , H01L21/76898 , H01L23/3171 , H01L23/481 , H01L23/5226 , H01L23/528 , H01L23/585 , H01L24/19 , H01L24/24 , H01L24/82 , H01L25/50 , H01L2224/24145 , H01L2225/06541 , H01L23/31
Abstract: 本发明实施例提供三维集成电路芯片。在一些实施例中，第一集成电路芯片包含第一半导体基板、第一内连线结构位于第一半导体基板上、以及第一混合接合结构位于第一内连线结构上。第一混合接合结构包含混合接合连接层，以及自混合接合连接层延伸至第一内连线结构的混合接合接点层。第二集成电路芯片位于第一集成电路芯片上，并包含第二半导体基板、第二混合接合结构、以及第二内连线结构位于第二半导体基板与第二混合接合结构之间。第二混合接合结构接触第一混合接合结构。封环结构位于第一集成电路芯片与第二集成电路芯片中。此外，封环结构自第一半导体基板延伸至第二半导体基板，且混合接合接点层定义部分封环结构。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.034 seconds)
