公开(公告)号：CN106537605B

公开(公告)日：2019-08-13

申请号：CN201580037459.1

申请日：2015-06-11

Applicant: 高通股份有限公司

Inventor： X·李 ,  J·J·徐 ,  X·陆 ,  M·M·诺瓦克 ,  S·H·康 ,  X·陈 ,  Z·王 ,  Y·陆

IPC: H01L29/792 ,  H01L29/51 ,  H01L29/423 ,  H01L27/112 ,  G11C16/26 ,  G11C16/10

CPC classification number: G11C16/10 ,  G11C11/223 ,  G11C11/2259 ,  G11C11/2273 ,  G11C11/2275 ,  G11C16/26 ,  H01L27/11246 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7836 ,  H01L29/792

Abstract: 一种装置包括多次可编程(MTP)存储器器件。该MTP存储器器件包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该MTP器件包括晶体管，并且该MTP存储器器件的非易失性状态是基于该晶体管的阈值电压的。

公开(公告)号：CN106206728B

公开(公告)日：2019-04-16

申请号：CN201510251446.6

申请日：2015-05-18

Applicant: 力晶科技股份有限公司

Inventor： 永井享浩

IPC: H01L29/78 ,  H01L29/788 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/49 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L21/2652 ,  H01L21/26586 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/7836 ,  H01L29/788

Abstract: 本发明公开一种半导体晶体管与闪存存储器及其制造方法。该闪存存储器，设置于基底上。闪存存储器具有半导体晶体管。此半导体晶体管具有堆叠栅极结构、淡掺杂区与间隙壁。堆叠栅极结构具有依序设置于基底上的栅介电层、第一导体层、介电层以及第二导体层。介电层周围具有开口使第一导体层电连接第二导体层。淡掺杂区设置于堆叠栅极结构旁、且位于开口下的基底中。间隙壁设置于堆叠栅极结构侧壁。利用控制开口下第一导体层的高度可调整间隙壁的宽度，以及利用介电层作为掩模层设置淡掺杂区，可增加淡掺杂区裕度，得到良好的电性。

公开(公告)号：CN107437508A

公开(公告)日：2017-12-05

申请号：CN201710823547.5

申请日：2017-09-13

Applicant: 上海华力微电子有限公司

Inventor： 李翔 ,  刘哲宏

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/6656 ,  H01L29/7836

Abstract: 本发明涉及一种场效应晶体管及其形成方法，在本发明提供的场效应晶体管的形成方法中，首先，形成了多层薄膜组成的侧墙，并利用所述侧墙自对准地形成深结源漏区，接着，部分去除所述侧墙以形成L形偏移侧墙，从而可利用所述L形偏移侧墙自对准地形成浅结源漏区。本发明提供的场效应晶体管的形成方法中，深结和浅结源漏区的离子激活温度由高到低，且运用了L形偏移侧墙，可以有效控制浅结源漏离子注入形成的浅结结深、浅结浓度和轮廓；本发明提供的场效应晶体管其器件结构增大了后续接触孔工艺过程中的工艺窗口；同时也减少应力记忆技术中应力薄膜与器件沟道的距离，进一步提高载流子的迁移率，进而提高器件性能。

公开(公告)号：CN107026202A

公开(公告)日：2017-08-08

申请号：CN201610915568.5

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈翔裕 ,  吴国铭 ,  林怡君 ,  亚历克斯·卡尔尼茨基

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L21/26513 ,  H01L21/28593 ,  H01L21/324 ,  H01L21/823418 ,  H01L29/0847 ,  H01L29/26 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7836 ,  H01L29/78624 ,  H01L29/78627 ,  H01L29/78 ,  H01L29/66477 ,  H01L29/66553

Abstract: 本发明提供了半导体器件及其制造方法。半导体器件包括阱区、第一掺杂区、漏极区、源极区和栅电极。第一导电类型的第一掺杂区位于阱区内的第一侧处。第一导电类型的漏极区位于第一掺杂区内。第一导电类型的源极区位于阱区的第二侧处，其中第二侧与第一侧相对。栅电极位于阱区上方并且位于源极区和漏极区之间。漏极区的表面和源极区的表面限定了沟道，并且源极区的表面与阱区直接接触。本发明的实施例还涉及高压MOSFET、半导体结构及其制造方法。

公开(公告)号：CN103053025B

公开(公告)日：2017-02-22

申请号：CN201180035832.1

申请日：2011-06-21

Applicant: 三重富士通半导体股份有限公司

Inventor： L·希弗伦 ,  P·拉纳德 ,  L·斯卡德 ,  S·E·汤普森

IPC: H01L29/10 ,  H01L29/36 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/265 ,  H01L21/82345 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/7836

Abstract: 一种具有阈值电压设定掺杂剂结构的先进晶体管，包括具有长度Lg的栅极和掺杂为具有第一掺杂剂浓度的阱。屏蔽区域定位在所述阱与所述栅极之间且具有大于5×1018个掺杂剂原子/cm3的第二掺杂剂浓度。阈值电压设定区域由设置定位在所述屏蔽区域上方的阈值电压偏移平面形成。所述阈值电压设定区域可以由德尔塔掺杂形成且具有介于Lg/5与Lg/1之间的厚度。所述结构使用最小的晕环注入或不使用晕环注入来将沟道掺杂剂浓度保持在小于5×1017个掺杂剂原子/cm3。

公开(公告)号：CN102760734B

公开(公告)日：2016-12-14

申请号：CN201210131432.7

申请日：2012-04-26

Applicant: 瑞萨电子株式会社

Inventor： 德光成太 ,  上西明夫

IPC: H01L27/088 ,  H01L21/82 ,  H01L29/36

CPC classification number: H01L29/1045 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823475 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823871 ,  H01L21/823892 ,  H01L27/0207 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/41758 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/66568 ,  H01L29/66575 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

Abstract: 提供了一种半导体器件及其制造方法。高压晶体管包括：第一杂质层；形成于所述第一杂质层内部的第二杂质层，以便将所述第二杂质层置于其间；形成于所述第一杂质层内部的第三杂质层和第四杂质层的配对；第五杂质层，从所述第一杂质层的最上表面形成至所述第一杂质层的内部以便在布置所述第二杂质层的方向上沿着所述主表面突出；以及导电层，形成于所述第二杂质层的最上表面上方。所述第四杂质层中的杂质浓度高于所述第三杂质层和所述第五杂质层中的杂质浓度，并且所述第五杂质层中的杂质浓度高于所述第三杂质层中的杂质浓度。

公开(公告)号：CN103280460B

公开(公告)日：2016-09-07

申请号：CN201310194265.5

申请日：2013-05-22

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 韩成功

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7816 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明提供一种注入形成具有叠加漂移区的高压PMOS晶体管，包括P型硅衬底；位于P型硅衬底中的深N阱；位于深N阱中的水平方向且掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明还提供一种注入形成具有叠加漂移区的高压PMOS晶体管的制造方法，包括提供P型硅衬底；向P型硅衬底中注入N型杂质，以扩散形成深N阱；沿深N阱中的水平方向分别注入不同掺杂浓度的P型杂质，在深N阱的水平方向中依次扩散形成掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明通过用多重漂移区的组合作为高压PMOS的漂移区，使不同的漂移区中的P型杂质注入叠加在高压PMOS的漂移区中可以形成更好的浓度梯度，以使高压PMOS获得更好的击穿电压与导通电阻的特性。

公开(公告)号：CN102479756B

公开(公告)日：2016-04-13

申请号：CN201110381812.1

申请日：2011-11-25

Applicant: 拉碧斯半导体株式会社

Inventor： 柴田真弓

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/266

CPC classification number: H01L27/0925 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L29/6659 ,  H01L29/7836

Abstract: 本发明涉及半导体装置的制造方法。在包含针对基板从倾斜方向进行离子注入的工序的半导体装置的制造方法中，能够兼顾栅电极尺寸的缩小化和漏电流特性的改善。在半导体基板表面形成栅电极。形成对栅电极的与栅极长度方向交叉的栅极宽度方向上的两端面进行被覆的抗蚀剂掩模。以具有栅极长度方向成分以及栅极宽度方向成分的注入方向向半导体基板注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成与栅电极部分重叠的低浓度杂质层。形成覆盖栅电极的侧面的侧壁。以栅电极以及侧壁作为掩模注入杂质离子，在半导体基板的表面的夹着栅电极的两侧形成离开栅电极的高浓度杂质层。

公开(公告)号：CN105070716A

公开(公告)日：2015-11-18

申请号：CN201510494596.X

申请日：2011-06-21

Applicant: 三重富士通半导体股份有限公司

Inventor： L·希弗伦 ,  P·拉纳德 ,  P·E·格雷戈里 ,  S·R·松库沙莱 ,  W·张 ,  S·E·汤普森

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/10 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L29/1083 ,  H01L21/823412 ,  H01L21/82345 ,  H01L21/823493 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/66537 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明提供一种具有穿通抑制的先进晶体管和管芯，所述管芯包括：衬底，衬底为单个半导体材料的单晶；多个场效应晶体管结构，由衬底支撑；其中至少一个晶体管结构具有在栅极下方且在所述源极与漏极之间延伸的多个不同的掺杂区域，注入多个掺杂区域来为所述晶体管结构中的至少一个限定p型或n型材料的掺杂剂分布，掺杂剂分布在距离栅极的第一深度处具有峰掺杂剂浓度并且在距离栅极的第二深度处具有第一中间掺杂剂浓度，第一中间掺杂剂浓度低于峰掺杂剂浓度；多个晶体管结构中的每个包括通常由无掺杂的均厚外延生长形成的沟道区域，沟道区域直接位于在单半导体材料的单晶中形成的阈值电压控制区域之上，阈值电压控制区域与第一中间掺杂剂浓度相关。

公开(公告)号：CN103081091B

公开(公告)日：2015-09-02

申请号：CN201180040485.1

申请日：2011-06-21

Applicant: 三重富士通半导体股份有限公司

Inventor： R·阿尔加瓦尼 ,  L·希弗伦 ,  P·拉纳德 ,  S·E·汤普森 ,  C·德维尔纳夫

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/10

CPC classification number: H01L27/0921 ,  H01L21/823412 ,  H01L21/82345 ,  H01L21/823493 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0653 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/36 ,  H01L29/365 ,  H01L29/4966 ,  H01L29/66537 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7836

Abstract: 结构和制造其的方法涉及深耗尽沟道（DDC）设计，允许基于CMOS的器件具有比传统体CMOS减小的σVT，并可以允许精确得多地设置沟道区中具有掺杂剂的FET的阈值电压VT。表示独特的凹槽的创新掺杂剂剖面实现了在精确范围内的VT设定的调整。通过适当选择金属可以扩展这个VT设置范围，以便在管芯上适应极宽范围的VT设置。DDC设计相比于传统体CMOS晶体管还可以具有强体效应，这可以允许DDC晶体管中有意义的功耗的动态控制。结果是能够独立控制VT（以低σVT）和VDD，以使得可以独立于给定器件的VT来调节体偏置。