公开(公告)号：CN102376724A

公开(公告)日：2012-03-14

申请号：CN201110218318.3

申请日：2011-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志辉 ,  蔡正原 ,  杜友伦 ,  蔡嘉雄 ,  杨敦年 ,  刘人诚

IPC: H01L27/146 ,  H01L21/205

CPC classification number: H01L27/1464 ,  H01L27/14625 ,  H01L27/14685

Abstract: 本发明提供了一种呈现改进的量子效率的图像传感器器件。例如，提供了一种背照式(BSI)图像传感器器件，包括：具有前表面和后表面的基板；设置在基板的前表面处的感光区；以及设置在基板的后表面上方的抗反射层。当在小于700nm的波长处进行测量时，抗反射层具有大于或等于约2.2的折射率以及小于或等于约0.05的消光系数。本发明还提供了用于背照式图像传感器的抗反射层及其制造方法。

公开(公告)号：CN101442063B

公开(公告)日：2011-09-28

申请号：CN200810135288.8

申请日：2008-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢元智 ,  刘世昌 ,  傅士奇 ,  许慈轩 ,  喻中一 ,  萧国裕 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L23/485

CPC classification number: H01L27/14643 ,  H01L24/05 ,  H01L27/14636 ,  H01L2224/05556 ,  H01L2924/12043 ,  H01L2924/00

Abstract: 一种半导体装置及影像感测装置，该半导体装置包含：具有一前表面及一后表面的一半导体基材；形成于基材上的元件；形成于基材的前表面上的互连金属层，包含一最高互连金属层；一内金属介电层，供绝缘位于其中的多个互连金属层中的每一个；以及位于内金属介电层中的一接合垫，接合垫与除了最高互连金属层之外的互连金属层之一接触。

公开(公告)号：CN101853864A

公开(公告)日：2010-10-06

申请号：CN200910246943.1

申请日：2009-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘丙寅 ,  许家豪 ,  喻中一 ,  蔡嘉雄

IPC: H01L27/146 ,  H01L21/02

CPC classification number: H01L27/1469 ,  H01L21/76256 ,  H01L27/14634 ,  H01L27/1464

Abstract: 本发明涉及晶片键合方法，提供了一种制造半导体器件的方法。该方法包括提供具有正面、背面和第一边缘部分的器件衬底，在器件衬底的正面的一部分的上方形成材料层，修剪第一边缘部分，移除材料层，将器件衬底的正面键合到载体衬底，从背面减薄器件衬底，修剪减薄的器件衬底的第二边缘部分。

公开(公告)号：CN100590802C

公开(公告)日：2010-02-17

申请号：CN200810091958.0

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘世昌 ,  沈明辉 ,  罗际兴 ,  蔡嘉雄 ,  朱怡欣

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/78 ,  H01L29/423 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/6656 ,  Y10S438/945

Abstract: 一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模，此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV问题。

公开(公告)号：CN101515566A

公开(公告)日：2009-08-26

申请号：CN200810093276.3

申请日：2008-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王泳弘 ,  王郁仁 ,  庄育灶 ,  蔡嘉雄

IPC: H01L21/82 ,  H01L27/22 ,  G11C11/16 ,  G11C11/15

CPC classification number: H01L27/228 ,  G11C11/161 ,  G11C11/1657 ,  G11C11/1659 ,  H01L43/08 ,  H01L43/12

Abstract: 本发明涉及一种集成电路的制造方法，包括形成多个磁性隧道结层；蚀刻这些磁性隧道结层，以形成一磁性隧道结单元；以及形成一介电覆盖层在磁性隧道结单元的多个侧壁上，其中形成介电覆盖层的步骤与蚀刻磁性隧道结层的步骤是原处进行。

公开(公告)号：CN101425516A

公开(公告)日：2009-05-06

申请号：CN200710167197.8

申请日：2007-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢章仁 ,  宋弘政 ,  朱文定 ,  黄成铭 ,  高雅真 ,  刘世昌 ,  罗际兴 ,  喻中一 ,  蔡嘉雄

IPC: H01L27/115 ,  H01L23/522

CPC classification number: H01L27/115 ,  H01L27/11521

Abstract: 本发明提供一种分裂式栅极存储单元，包括沿第一方向形成于半导体衬底上的多个绝缘区域，在两个相邻的绝缘区域之间定义出有源区域，该有源区域具有形成于该半导体衬底中的一对漏极与源极区域。一对浮动栅极设置于该有源区域上，且自对准于所述绝缘区域，其中该对浮动栅极的顶表面与所述绝缘区域的顶表面高度相等。一对控制栅极自对准于该浮动栅极，且沿第二方向设置于该浮动栅极上。源极线沿该第二方向设置于该对控制栅极之间。一对选择栅极沿该第二方向设置于与该对控制栅极相对的外侧侧壁上。本发明可使得浮动栅极自对准于隔离区域或者说绝缘区域以及源极线，从而有助于存储元件的进一步微缩化和集成化。

公开(公告)号：CN100461440C

公开(公告)日：2009-02-11

申请号：CN200610128861.3

申请日：2006-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢元智 ,  喻中一 ,  黄宗勋 ,  许慈轩 ,  蔡嘉雄

IPC: H01L27/146

CPC classification number: H01L27/14632 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14687

Abstract: 本发明提供了一种图像感测装置，包括：一半导体基板；多个像素单元，位于该半导体基板上；以及一蚀刻停止层，位于所述像素单元上，其中该蚀刻停止层具有小于600埃的厚度。该图像感测装置还包括一层间介电层，覆盖该蚀刻停止层。该蚀刻停止层具有小于2的折射率和小于0.1的消光系数。本发明的图像感测装置，克服了公知感应器的感光能力、特别是对于蓝光的感测能力劣化的缺点，对于包括蓝光的所有色彩均具有较佳的感测能力。

公开(公告)号：CN101281891A

公开(公告)日：2008-10-08

申请号：CN200710139912.7

申请日：2007-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋 ,  刘源鸿 ,  萧国裕 ,  谢元智 ,  罗际兴 ,  蔡嘉雄

IPC: H01L23/48 ,  H01L27/146

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L27/14636 ,  H01L27/14643 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45155 ,  H01L2224/45166 ,  H01L2224/4807 ,  H01L2224/4845 ,  H01L2224/48463 ,  H01L2224/48505 ,  H01L2224/48624 ,  H01L2224/48824 ,  H01L2924/01005 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/05042 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05666 ,  H01L2224/45124 ,  H01L2224/05655 ,  H01L2924/00

Abstract: 本发明提供一种具有接合垫的半导体装置。该半导体装置包括：一第一基板，包含一元件区域以及一接合区域，其中该第一基板具有一上表面以及一底部表面；一半导体元件，设置于该元件区域的该第一基板的上表面上；一第一金属间介电层，至少形成于该接合区域的该第一基板的上表面；一最底层的金属图案，设置于该第一金属间介电层之中，其中该最底层的金属图案作为接合垫；以及一开口，穿过该第一基板，且露出该最底层的金属图案。通过本发明，可以获得更佳的CMOS图像传感器的接合垫以及接合导线之间接合品质，例如提升两者的黏合度，借此，可防止接合导线剥落。

公开(公告)号：CN100423239C

公开(公告)日：2008-10-01

申请号：CN200610002364.9

申请日：2006-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘世昌 ,  罗际兴 ,  傅士奇 ,  谢佳达 ,  朱文定 ,  蔡嘉雄

IPC: H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115

Abstract: 一种嵌入式非易失存储器元件之制造方法，其包括形成第一掩膜层于半导体基材上之晶胞区以及外围区之多晶硅层上，其中第一掩膜层于晶胞区内包括多个开口。接着，氧化上述开口所暴露出多晶硅层之多个部分，以形成多个多晶硅氧化区，然后去除第一掩膜层。之后，蚀刻未被上述多晶硅氧化区覆盖之多晶硅层，以形成多个浮置栅极，其中蚀刻多晶硅层之步骤伴随溅镀工艺。随后，形成介电层及第二掩膜层于晶胞区以及外围区内。形成光刻胶层于外围区内之第二掩膜层上后，部分蚀刻晶胞区内之第二掩膜层。接下来，部分蚀刻介电层，以形成多个厚度之介电层。然后，去除第二掩膜层，并且形成多个控制栅极，其中前述控制栅极部分形成于晶胞区内之上述浮置栅极上。

公开(公告)号：CN101266946A

公开(公告)日：2008-09-17

申请号：CN200810083566.X

申请日：2008-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧国裕 ,  刘铭棋 ,  许慈轩 ,  蔡嘉雄

IPC: H01L21/82 ,  H01L21/822 ,  H01L27/146

CPC classification number: H01L21/268 ,  H01L27/1464 ,  H01L27/14683

Abstract: 一种半导体装置的制造方法及背照式半导体装置，该半导体装置的制造方法包括下列步骤：提供基板，该基板包含第一表面以及第二表面，其中至少有一个影像传感器邻接于该第一表面；利用局部退火工艺以活化在该半导体基板中邻接该第二表面的掺杂层；以及对该掺杂层进行蚀刻工艺。本发明能够改善半导体装置的光照响应。