公开(公告)号：CN110323275A

公开(公告)日：2019-10-11

申请号：CN201811569024.3

申请日：2018-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  陈奎铭 ,  喻中一

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/20

Abstract: 根据本发明的一些实施例，一种半导体结构包含：p型掺杂III-V族化合物层；III-V族化合物沟道层，其位于所述p型掺杂III-V族化合物层上方；及阻挡层。所述III-V族化合物沟道层包含上区域及下区域，且所述阻挡层夹于所述III-V族化合物沟道层的所述上区域与所述下区域之间。所述III-V族化合物沟道层包含第一带隙，所述阻挡层包含第二带隙，且所述第二带隙大于所述第一带隙。

公开(公告)号：CN103515419B

公开(公告)日：2017-11-21

申请号：CN201210487729.7

申请日：2012-11-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  刘柏均 ,  喻中一

IPC: H01L29/15 ,  H01L29/778 ,  H01L21/02

CPC classification number: B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7786

Abstract: 本发明涉及集成电路以及用于制造集成电路的方法。集成电路包括晶格匹配结构。晶格匹配结构可以包括第一缓冲区、第二缓冲区和由AlxGa1‑xN/AlyGa1‑yN层对形成的超晶格结构。本发明提供了用于硅衬底上的III‑V族氮化物层的梯度氮化铝镓和超晶格缓冲层。

公开(公告)号：CN104253019B

公开(公告)日：2017-10-27

申请号：CN201410268473.X

申请日：2014-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  王嗣裕 ,  喻中一

IPC: H01L21/02 ,  H01L23/64

CPC classification number: H01L27/10829 ,  H01L24/73 ,  H01L27/0805 ,  H01L28/40 ,  H01L28/91 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及一种形成电容器结构的方法，包括在凹槽的底部和侧壁上方以及衬底表面上方沉积均匀厚度的多层第一多晶硅(POLY)层，其中，多层第一多晶硅(POLY)层通过多层氧化物/氮化物/氧化物(ONO)层彼此分隔开。在多层第一多晶硅层上方沉积第二多晶硅层，第二多晶硅层通过ONO层与第一多晶硅层分隔开，并且第二多晶硅层填充凹槽的剩余部分。使用第一化学机械抛光(CMP)去除第二多晶硅层和第二ONO层的部分。使用第一图案化和蚀刻工艺去除表面上的多层第一多晶硅层的每层和第一ONO层不在电容器结构的掺杂区域内的部分，从而暴露多层第一多晶硅层的每层的顶面以用于接触件形成。本发明涉及深沟槽电容器。

公开(公告)号：CN106409880A

公开(公告)日：2017-02-15

申请号：CN201610525328.4

申请日：2016-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李正德 ,  喻中一 ,  刘人诚 ,  黄冠杰 ,  杜友伦

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02636 ,  H01L21/187 ,  H01L21/223 ,  H01L21/283 ,  H01L21/30 ,  H01L21/304 ,  H01L21/30604 ,  H01L21/76254 ,  H01L21/768 ,  H01L24/11 ,  H01L24/81 ,  H01L25/00 ,  H01L27/14634 ,  H01L27/1469 ,  H01L29/0684 ,  H01L29/167 ,  H01L29/36 ,  H01L2224/16235 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L21/02587 ,  H01L24/83

Abstract: 一种示例性半导体晶圆包括具有第一掺杂浓度的底部半导体层、位于底部半导体层上方的中间半导体层和位于中间半导体层上方的顶部半导体层。中间半导体层具有大于第一掺杂浓度的第二掺杂浓度，并且顶部半导体层具有小于第二掺杂浓度的第三掺杂浓度。底部半导体层的横向表面是半导体晶圆的外表面，并且底部半导体层、中间半导体层和顶部半导体层的侧壁基本对齐。本发明实施例涉及用于集成封装件的半导体晶圆。

公开(公告)号：CN103915492B

公开(公告)日：2016-12-28

申请号：CN201310100070.X

申请日：2013-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱汉钦 ,  陈祈铭 ,  喻中一 ,  蔡嘉雄

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L21/02241 ,  H01L21/0254 ,  H01L21/28264 ,  H01L21/31111 ,  H01L21/32133 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/7786

Abstract: 一种半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上并且在组成上与第一III-V族化合物层不同。介电钝化层设置在第二III-V族化合物层上。源极部件和漏极部件设置在第二III-V族化合物层上，并且延伸穿过介电钝化层。栅电极在源极部件和漏极部件之间设置在第二III-V族化合物层的上方。栅电极具有外表面。含氧区在栅电极下方至少嵌入的第二III-V族化合物层中。栅极介电层具有第一部分和第二部分。第一部分位于栅电极下方且位于含氧区上。第二部分位于栅电极的外表面的一部分上。本发明还涉及高电子迁移率晶体管及其形成方法。

公开(公告)号：CN103094314B

公开(公告)日：2016-01-27

申请号：CN201210326640.2

申请日：2012-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  刘柏均 ,  林宏达 ,  张晋诚 ,  喻中一 ,  蔡嘉雄 ,  黃和涌

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/20 ,  C30B25/18 ,  C23C16/34

CPC classification number: H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及一种电路结构，包括衬底以及位于衬底上方的图案化介电层。该图案化介电层包括多个通孔；以及多个III族V族(III-V)化合物半导体层。该III-V族化合物半导体层包括通孔中的第一层、位于该第一层上方的第二层和介电层、以及位于该第二层上方的体层。本发明还提供了一种在硅衬底上生长III-氮化物的新方法。

公开(公告)号：CN103022342B

公开(公告)日：2016-01-13

申请号：CN201210100208.1

申请日：2012-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志明 ,  高雅真 ,  刘明德 ,  喻中一 ,  蔡正原 ,  林春荣

IPC: H01L43/08 ,  H01L43/12 ,  H01L27/22 ,  G11C11/15

CPC classification number: H01L43/12 ,  G11C11/15 ,  G11C11/161 ,  H01L43/08

Abstract: 本发明为用于具有氧吸收保护层的MRAM器件的结构和方法，提供了用于MRAM器件的MTJ叠层。MTJ叠层包括：固定铁磁层，位于牵制层上方；隧穿阻挡层，位于固定铁磁层上方；自由铁磁层，位于隧穿阻挡层上方；导电氧化物层，位于自由铁磁层上方；以及基于氧的保护层，位于导电氧化物层上方。本发明还提供了一种用于具有氧吸收保护层的MRAM器件的结构和方法。

公开(公告)号：CN102299054B

公开(公告)日：2013-07-31

申请号：CN201010578005.4

申请日：2010-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张立文 ,  叶德强 ,  喻中一 ,  匡训冲 ,  曾华洲 ,  赵治平 ,  刘铭棋 ,  曾元泰

IPC: H01L21/02

CPC classification number: H01L28/20 ,  H01L28/24

Abstract: 本发明公开了制造集成电路器件(如薄膜电阻器)的方法。示例性方法包括提供半导体基板；在所述半导体基板的上方形成电阻层；在所述电阻层的上方形成硬掩膜层，其中所述硬掩膜层包括处于所述电阻层上方的阻挡层以及处于所述阻挡层上方的介电层；以及在所述硬掩膜层中形成开口以暴露所述电阻层的一部分。

公开(公告)号：CN103094314A

公开(公告)日：2013-05-08

申请号：CN201210326640.2

申请日：2012-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈祈铭 ,  刘柏均 ,  林宏达 ,  张晋诚 ,  喻中一 ,  蔡嘉雄 ,  黃和涌

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/20 ,  C30B25/18 ,  C23C16/34

CPC classification number: H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及一种电路结构，包括衬底以及位于衬底上方的图案化介电层。该图案化介电层包括多个通孔；以及多个III族V族(III-V)化合物半导体层。该III-V族化合物半导体层包括通孔中的第一层、位于该第一层上方的第二层和介电层、以及位于该第二层上方的体层。本发明还提供了一种在硅衬底上生长III-氮化物的新方法。

公开(公告)号：CN103050377A

公开(公告)日：2013-04-17

申请号：CN201210230633.2

申请日：2012-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂俊峰 ,  喻中一 ,  林宏达

IPC: H01L21/02 ,  H01L21/265

CPC classification number: H01L29/66522 ,  H01L21/2654 ,  H01L29/267

Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成第一III-V族层。第一III-V族层包括具有第一表面形态的表面。该方法包括穿过表面对第一III-V族层实施离子注入工艺。离子注入工艺将第一表面形态改变为第二表面形态。在实施离子注入工艺之后，该方法包括在第一III-V族层上方形成第二III-V族层。第二III-V族层的材料成分与第一III-V族层的材料成分不同。本发明还提供了通过注入降低结漏。