-
公开(公告)号：CN115332233A
公开(公告)日：2022-11-11
申请号：CN202210506082.1
申请日：2022-05-09
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L21/768
Abstract: 一种半导体器件包括：分别位于衬底的第一表面和第二表面上的正面结构和背面结构；以及贯穿衬底的第一贯通电极和第二贯通电极。正面结构包括电路器件、第一水平处的第一正面导电图案、第二水平处的第二正面导电图案、下绝缘结构、以及第一绝缘结构至第三绝缘结构。背面结构包括位于相同水平的第一背面导电图案和第二背面导电图案。第一贯通电极接触第一背面导电图案和第一正面导电图案。第二贯通电极接触第二背面导电图案和第二正面导电图案。第一正面导电图案贯穿第三绝缘结构的至少一部分和第二绝缘结构。
-
公开(公告)号：CN115332206A
公开(公告)日：2022-11-11
申请号：CN202210112648.2
申请日：2022-01-29
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/528 , H01L21/768 , H01L23/532
Abstract: 一种半导体器件包括：半导体衬底，所述半导体衬底具有与有源层相邻的第一表面；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的所述第一表面上；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；蚀刻停止结构，所述蚀刻停止结构介于所述第一绝缘层与所述第二绝缘层之间并且包括多个蚀刻停止层；接触布线图案，所述接触布线图案设置在所述第二绝缘层内部并且被所述多个蚀刻停止层中的至少一个蚀刻停止层围绕；以及贯通电极结构，所述贯通电极结构被构造为在垂直方向上穿过所述半导体衬底、所述第一绝缘层和所述多个蚀刻停止层中的至少一个蚀刻停止层并且接触所述接触布线图案。
-
公开(公告)号：CN113745184A
公开(公告)日：2021-12-03
申请号：CN202110591093.X
申请日：2021-05-28
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 本发明提供一种半导体器件，该半导体器件包括：衬底，具有其上设置有有源区的第一表面和与第一表面相反的第二表面；掩埋导线，在一个方向上延伸并具有被掩埋在有源区中的部分；覆盖掩埋导线的绝缘部分；设置在绝缘部分上并连接到掩埋导线的接触结构；从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔；设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜；接触掩埋导线的底表面和相邻的侧表面的贯穿通路；围绕贯穿通路的绝缘衬层。
-
公开(公告)号：CN113451256A
公开(公告)日：2021-09-28
申请号：CN202011555509.4
申请日：2020-12-24
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/768
Abstract: 公开了一种集成电路半导体器件，包括：衬底，包括第一表面和与第一表面相对的第二表面；沟槽，在衬底中，沟槽从衬底的第一表面朝向衬底的第二表面延伸；硅通孔(TSV)着陆部，在沟槽中，TSV着陆部具有与衬底的第一表面间隔开的第一部分，以及第一部分与衬底的第一表面之间的第二部分，第一部分比第二部分宽；TSV孔，在衬底中，TSV孔从衬底的第二表面延伸并且与TSV着陆部的底表面对齐；以及TSV，在TSV孔中并且与TSV着陆部的底表面接触。
-
公开(公告)号：CN112242365A
公开(公告)日：2021-01-19
申请号：CN202010098518.9
申请日：2020-02-18
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L25/18 , H01L21/768
Abstract: 公开了一种半导体器件。所述半导体器件包括：基底；第一贯穿基底过孔，被构造为至少部分地穿透基底，第一贯穿基底过孔具有第一高宽比；以及第二贯穿基底过孔，被构造为至少部分地穿透基底。第二贯穿基底过孔具有大于第一高宽比的第二高宽比，并且第一贯穿基底过孔和第二贯穿基底过孔中的每个包括第一导电层和第二导电层。第一贯穿基底过孔的第一导电层在竖直方向上的厚度小于第二贯穿基底过孔的第一导电层在竖直方向上的厚度。
-
Patent Agency Ranking
公开(公告)号：CN111223774A
公开(公告)日：2020-06-02
申请号：CN201910800373.X
申请日：2019-08-28
Applicant: 三星电子株式会社
IPC: H01L21/3105 , H01L27/146
Abstract: 一种晶片平坦化方法，包括在具有芯片区域和划线区域的基板上形成第二绝缘层和抛光层；在芯片区域和划线区域中的抛光层中形成第一通孔并且在芯片区域中的第二绝缘层中形成第二通孔，其中第二通孔与第一通孔在芯片区域中相接；在第一通孔和第二通孔内以及抛光层的上表面上形成焊盘金属层；通过化学机械抛光(CMP)工艺抛光该抛光层和焊盘金属层，以暴露芯片区域和划线区域中的第二绝缘层的上表面。
-
公开(公告)号：CN110875271A
公开(公告)日：2020-03-10
申请号：CN201910481256.1
申请日：2019-06-04
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/48
Abstract: 本发明提供半导体芯片及其制造方法。半导体芯片包含：衬底；层间绝缘层，包含位于衬底的上表面上的底部层间绝缘层和位于底部层间绝缘层上的顶部层间绝缘层；蚀刻终止层，位于底部层间绝缘层与顶部层间绝缘层之间；接地焊盘，位于层间绝缘层上；以及贯通孔，经由衬底、层间绝缘层以及蚀刻终止层连接到接地焊盘。蚀刻终止层经隔离以免与接地焊盘直接接触。
-
公开(公告)号：CN109103169A
公开(公告)日：2018-12-28
申请号：CN201810632849.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L23/532
Abstract: 一种半导体器件包括：位于第一衬底上的第一绝缘夹层的上部的第一导电图案、垂直地延伸的多个第一导电纳米管(CNT)、位于第二衬底下方的第二绝缘夹层的下部的第二导电图案、以及垂直地延伸的多个第二CNT。第二绝缘夹层的下表面接触第一绝缘夹层的上表面。多个第一CNT中的每一个的侧壁的至少一部分被第一导电图案覆盖，并且多个第二CNT中的每一个的侧壁的至少一部分被第二导电图案覆盖。第一导电图案和第二导电图案垂直地面向彼此，并且多个第一CNT中的至少一个与多个第二CNT中的至少一个彼此接触。
-
公开(公告)号：CN107768305A
公开(公告)日：2018-03-06
申请号：CN201710709806.1
申请日：2017-08-17
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L27/1463 , H01L21/76898 , H01L23/481 , H01L24/13 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/14645 , H01L27/14683 , H01L2224/13025 , H01L2224/13101 , H01L2924/014 , H01L2924/00014 , H01L21/76802 , H01L21/76804 , H01L21/76816
Abstract: 一种半导体器件包括：具有彼此面对的第一表面和第二表面的半导体衬底；在半导体衬底的第一表面中形成的沟槽中的蚀刻停止图案；在半导体衬底的第一表面上的第一绝缘层；以及穿过半导体衬底和第一绝缘层的通孔。蚀刻停止图案包围通孔的侧表面的一部分。
-
公开(公告)号：CN107507820A
公开(公告)日：2017-12-22
申请号：CN201710447541.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/60
Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.036 seconds)
