-
公开(公告)号：CN111226316B
公开(公告)日：2024-04-02
申请号：CN201880066334.5
申请日：2018-10-10
Applicant: 应用材料公司
Abstract: 本文所描述的实施方式涉及用于制造半导体器件(诸如存储器器件等等)的方法和材料。在一个实施方式中，存储器层堆叠包括具有不同的蚀刻速率的材料，其中选择性地去除一种材料以在器件结构中形成气隙。在另一个实施方式中，存储器层堆叠的含硅材料被掺杂或制造为硅化物材料。在另一个实施方式中，氮化硅材料用作在存储器层堆叠的含氧化物层和含硅层之间的界面层。
-
公开(公告)号：CN110235248B
公开(公告)日：2024-03-26
申请号：CN201880009550.6
申请日：2018-04-20
Applicant: 应用材料公司
IPC: H10B41/27 , H10B41/35 , H10B41/41 , H01L25/065
Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料，以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中，用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中，将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1‑x)膜。在又一个实施例中，使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用，以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。
-
公开(公告)号：CN110168698B
公开(公告)日：2024-03-22
申请号：CN201780079463.3
申请日：2017-11-16
Applicant: 应用材料公司
IPC: H01L21/02 , H01L21/768
Abstract: 本文中公开的实施方式涉及用于形成存储器器件的方法，且更具体地涉及用于在存储器器件中在存储器材料之上形成电介质封闭层的改进的方法。在一个实施方式中，所述方法包括：在比存储器材料的热预算的温度要低的温度下在存储器材料之上热沉积第一材料；将所述第一材料暴露于氮等离子体以将氮掺入在所述第一材料中；和重复所述热沉积和氮等离子体操作以在所述存储器材料之上形成密封的保形电介质封闭层。因此，形成在所述存储器材料之上的具有密封的保形电介质封闭层的存储器器件。
-
公开(公告)号：CN116635977A
公开(公告)日：2023-08-22
申请号：CN202180086356.X
申请日：2021-10-19
Applicant: 应用材料公司
IPC: H01L21/02
Abstract: 示例性半导体处理方法可包括使可包括含氮前驱物、含硅前驱物和载气的沉积气体流至基板处理腔室的基板处理区域中。含氮前驱物与含硅前驱物的流率比可大于或约为1:1。方法可进一步包括由沉积气体产生沉积等离子体，以在基板处理腔室中的基板上形成含硅和氮的层。可用处理等离子体处理含硅和氮的层，在无含硅前驱物的情况下由载气形成所述处理等离子体。处理等离子体中载气的流率可大于沉积等离子体中载气的流率。
-
公开(公告)号：CN109643639B
公开(公告)日：2023-08-11
申请号：CN201780052875.8
申请日：2017-09-05
Applicant: 应用材料公司
IPC: H01L21/02
Abstract: 本文描述的实施方式总体涉及集成电路的制造，具体地涉及在半导体基板上沉积硼掺杂的非晶硅层。在一个实施方式中，提供一种在基板上形成硼掺杂的非晶硅层的方法。所述方法包括在基板上沉积预定厚度的牺牲电介质层；通过去除所述牺牲电介质层的部分以暴露所述基板的上表面而在所述基板上形成图案化特征；在所述图案化特征和所述基板的暴露上表面上保形地沉积预定厚度的硼掺杂的非晶硅层；以及使用各向异性蚀刻工艺从所述图案化特征的上表面和所述基板的所述上表面选择性地去除所述硼掺杂的非晶硅层，以提供填充在由所述硼掺杂的非晶硅层形成的侧壁间隔件内的所述图案化特征。
-
Patent Agency Ranking
-
公开(公告)号：CN110140193B
公开(公告)日：2023-04-14
申请号：CN201780082344.3
申请日：2017-12-18
Applicant: 应用材料公司
Abstract: 本公开内容的实现方式提供用于在处理腔室中处理基板的方法。在一个实现方式中，所述方法包括：(a)在第一腔室压力下使用第一高频RF功率在第一基板上沉积介电层；(b)在第二腔室压力下在所述第一基板之后的N个基板上顺序地沉积介电层，其中N是5至10的整数，并且其中沉积N个基板中的每个基板包括使用第二高频RF功率，所述第二高频RF功率具有比所述第一高频RF功率的功率密度低约0.21W/cm2至约0.35W/cm2的功率密度；(c)在不存在基板的情况下执行腔室清洁工艺；以及(d)重复(a)至(c)。
-
公开(公告)号：CN114867890A
公开(公告)日：2022-08-05
申请号：CN202080088923.0
申请日：2020-11-24
Applicant: 应用材料公司
Inventor： M·S·K·穆蒂亚拉 , S·卡玛斯 , D·帕德希
IPC: C23C16/505 , C23C16/40 , C23C16/52 , C23C16/455 , H01J37/32 , H01L21/02
Abstract: 示例性沉积方法可包括在半导体处理腔室的处理区域内形成含氧前驱物的等离子体。处理区域可在基板支撑件上容纳半导体基板。所述方法可包括，在保持含氧前驱物的等离子体的同时，使含硅前驱物以第一流率流入半导体处理腔室的处理区域。方法可包括在时间段内使含硅前驱物的第一流率斜变(ramping)为第二流率，第二流率大于第一流率。方法可包括在半导体基板上沉积含硅材料。
-
公开(公告)号：CN112771645A
公开(公告)日：2021-05-07
申请号：CN201980045611.9
申请日：2019-07-18
Applicant: 应用材料公司
IPC: H01L21/02 , H01L21/768 , H01L27/11524 , H01L21/67
Abstract: 本文描述的实施例涉及制造具有最小化的面内失真(IPD)和平板印刷覆盖误差的氧化物/氮化物(ON)层堆叠。形成层堆叠ON层的方法包括使第一含硅气体、含氧气体和第一稀释气体流动。对称地施加RF功率以形成SiO2的第一材料层。使第二含硅气体、含氮气体和第二稀释气体流动。对称地施加第二RF功率以形成Si3N4的第二材料层。重复以下步骤直到第一材料层和第二材料层的期望数量构成层堆叠：使第一含硅气体、含氧气体和第一稀释气体流动；对称地施加第一RF功率；使第二含硅气体、含氮气体和第二稀释气体流动；以及对称地施加第二RF功率。
-
公开(公告)号：CN107112278B
公开(公告)日：2021-05-04
申请号：CN201580068587.2
申请日：2015-11-17
Applicant: 应用材料公司
IPC: H01L21/768 , H01L23/532 , C23C16/30 , C23C16/452 , C23C16/455
Abstract: 在此所述的实施例一般涉及含硅与铝层的形成。在此所述的包法可包括：将基板定位在工艺腔室的处理区域中；输送工艺气体到该处理区域，该工艺气体包含含铝气体与含硅气体；活化反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该反应物气体到该工艺气体以产生沉积气体，该沉积气体将含硅与铝层沉积在该基板上；及净化该处理区域。可执行上述步骤一或更多次以沉积蚀刻终止层。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.026 seconds)
