用于3D NAND应用的低介电常数氧化物和低电阻OP堆叠

    公开(公告)号:CN110235248B

    公开(公告)日:2024-03-26

    申请号:CN201880009550.6

    申请日:2018-04-20

    Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料,以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中,用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中,将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1‑x)膜。在又一个实施例中,使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用,以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。

    用于3D NAND应用的低介电常数氧化物和低电阻OP堆叠

    公开(公告)号:CN110235248A

    公开(公告)日:2019-09-13

    申请号:CN201880009550.6

    申请日:2018-04-20

    Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料,以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中,用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中,将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1-x)膜。在又一个实施例中,使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用,以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。

Patent Agency Ranking