公开(公告)号：CN101431049A

公开(公告)日：2009-05-13

申请号：CN200810184264.1

申请日：2008-05-04

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔吉铉 ,  李钟鸣 ,  洪琮沅 ,  李贤培

IPC: H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76877 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03602 ,  H01L2224/05124 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2924/00014

Abstract: 本发明公开了包括扩散阻挡膜的半导体器件的形成方法。该扩散阻挡膜包括金属氮化物，该金属氮化物利用金属有机化学气相沉积工艺形成并部分地通过等离子体处理来处理。从而，扩散阻挡膜的电阻率能够被减小，并且扩散阻挡膜可以具有突出的阻挡特性。

公开(公告)号：CN110634942B

公开(公告)日：2024-04-26

申请号：CN201910460498.2

申请日：2019-05-30

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  宋炫彻 ,  金善政 ,  金泰坤 ,  郑圣勋

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括第一有源图案和第二有源图案；器件隔离层，所述器件隔离层填充所述第一有源图案与所述第二有源图案之间的第一沟槽，所述器件隔离层包括掺杂有氦的氧化硅层，所述器件隔离层的氦浓度高于所述第一有源图案和所述第二有源图案的氦浓度；以及栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。

公开(公告)号：CN115881643A

公开(公告)日：2023-03-31

申请号：CN202210890089.8

申请日：2022-07-27

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金东明 ,  柳亥俊 ,  高绮亨 ,  柳志昊 ,  郑舜旭

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体器件包括提供在衬底上的有源图案、提供在有源图案上的源极/漏极图案、被配置为连接到源极/漏极图案的沟道图案、被配置为在第一方向上延伸并与沟道图案交叉的栅电极、以及提供在栅电极的侧表面上的第一间隔物。源极/漏极图案包括主体部分以及在主体部分和有源图案之间的颈部分。第一间隔物包括提供在有源图案的侧表面上并且在源极/漏极图案的主体部分之下的栅栏部分。主体部分包括被配置为从颈部分倾斜延伸的结晶表面。结晶表面被配置为与栅栏部分的最上部间隔开。

公开(公告)号：CN114141769A

公开(公告)日：2022-03-04

申请号：CN202110691699.0

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 柳亥俊 ,  崔庆寅 ,  李承勋

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：在衬底上的有源图案；在有源图案上的源/漏图案；与源/漏图案连接的沟道图案，沟道图案包括堆叠并彼此间隔开的半导体图案；跨沟道图案延伸的栅电极；以及在栅电极和源/漏图案之间的内间隔物。半导体图案包括堆叠的第一半导体图案和第二半导体图案。栅电极包括第一部分和第二部分，第一部分和第二部分分别顺序堆叠在衬底与第一和第二半导体图案之间。内间隔物包括在栅电极的第一部分和源/漏图案之间的第一气隙和在栅电极的第二部分和源/漏图案之间的第二气隙。第一气隙的最大宽度大于第二气隙的最大宽度。

公开(公告)号：CN112017965A

公开(公告)日：2020-12-01

申请号：CN202010360788.2

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H01L21/336 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法包括：在衬底上形成有源图案，有源图案包括交替地堆叠的第一半导体图案和第二半导体图案；在有源图案的顶表面和侧壁上形成盖图案；在盖图案上执行沉积工艺以形成绝缘层；以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

公开(公告)号：CN110164956A

公开(公告)日：2019-08-23

申请号：CN201910481251.9

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L21/223 ,  H01L21/8234 ,  H01L21/84

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN104637820B

公开(公告)日：2019-06-25

申请号：CN201410646259.3

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN107871739A

公开(公告)日：2018-04-03

申请号：CN201710864541.2

申请日：2017-09-22

Applicant: 三星电子株式会社

Inventor： 金昶和 ,  崔庆寅 ,  全辉璨 ,  权劝宅

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L27/0886 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76897 ,  H01L21/823431 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823475 ,  H01L21/823481 ,  H01L23/5283 ,  H01L27/0207 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7854

Abstract: 本公开涉及集成电路器件。一种集成电路器件包括：衬底，其包括器件有源区；鳍型有源区，其在器件有源区上从衬底突出；栅线，其交叉鳍型有源区并重叠鳍型有源区的表面和彼此相反的侧壁；绝缘间隔物，其设置在栅线的侧壁上；源极区和漏极区，其在栅线的彼此相反的侧设置在鳍型有源区上；第一导电插塞，其连接源极区或漏极区；以及封盖层，其设置在栅线上并平行于栅线延伸。封盖层包括重叠栅线的第一部分以及重叠绝缘间隔物的第二部分。第一部分和第二部分相对于彼此具有不同的成分。第二部分接触第一部分和第一导电插塞。

公开(公告)号：CN104637820A

公开(公告)日：2015-05-20

申请号：CN201410646259.3

申请日：2014-11-14

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  崔成贤 ,  卓容奭 ,  具本荣 ,  韩在钟

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。

公开(公告)号：CN101330072A

公开(公告)日：2008-12-24

申请号：CN200810127785.3

申请日：2008-01-29

Applicant: 三星电子株式会社

Inventor： 李钟鸣 ,  崔吉铉 ,  洪琮沅 ,  朴显 ,  崔庆寅 ,  李贤培

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76849 ,  H01L21/7684 ,  H01L21/76867 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种包括金属互连的半导体器件及其制造方法，所述半导体器件包括：位于半导体层上并包括沟道的第一层间电介质；位于所述第一层间电介质上的掩模图案；位于所述沟道中的第一导电图案；和位于所述掩模图案上的第二层间电介质。所述第二层间电介质包括位于所述第一导电图案之上的开口。第二导电图案位于所述开口中并电连接至所述第一导电图案。所述第一导电图案具有低于所述掩模图案的上表面的上表面。