公开(公告)号：CN101494212A

公开(公告)日：2009-07-29

申请号：CN200810191057.9

申请日：2008-12-31

Applicant: 三星电子株式会社

Inventor： 洪琮沅 ,  崔吉铉 ,  黄烘奎 ,  李钟鸣 ,  郭旻根 ,  成金重

IPC: H01L23/498 ,  H01L21/60

CPC classification number: B32B15/01 ,  B32B15/017 ,  B32B15/018 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05181 ,  H01L2224/05553 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/15311 ,  H01L2924/3025 ,  Y10T428/12528 ,  Y10T428/12701 ,  Y10T428/12736 ,  Y10T428/12882 ,  Y10T428/12896 ,  Y10T428/12931 ,  Y10T428/31678 ,  H01L2224/05552

Abstract: 本发明公开了一种焊垫结构、包括该焊垫结构的半导体器件及其制造方法。一种用于半导体器件的焊垫结构包括器件的接合区域中的第二上金属层和在第二上金属层之下的第一下金属层。下金属层形成为下金属层的金属不存在于接合区域。因此，如果在例如探测或者接合的工艺过程中在接合区域产生对结构的损坏，下金属层不会暴露到环境。暴露到环境引起的下金属层的金属的氧化被防止，从而提高了器件的可靠性。

公开(公告)号：CN107342246A

公开(公告)日：2017-11-10

申请号：CN201710244681.X

申请日：2017-04-14

Applicant: 三星电子株式会社

Inventor： 李昭荣 ,  金贤洙 ,  孙沂周 ,  李根泽 ,  洪琮沅

IPC: H01L21/67 ,  H01J37/32

CPC classification number: C23C16/45525 ,  C23C16/4481 ,  H01L21/0228 ,  H01L21/76831 ,  H01L27/11556 ,  H01L27/11582 ,  H01L21/67178 ,  H01J37/3244 ,  H01J2237/332 ,  H01J2237/3321

Abstract: 本公开提供半导体制造装置以及半导体制造工艺罐。一种半导体制造装置可以包括多个反应容器，该多个反应容器可以联接在一起以在产生用于半导体制造的工艺气体的工艺中提供多个按顺序的各个阶段，其中每个反应容器可以以不同于该多个反应容器中的其它反应容器的各自的配置包括各自的半导体制造固体源材料。

公开(公告)号：CN101393904A

公开(公告)日：2009-03-25

申请号：CN200810176959.5

申请日：2008-05-16

Applicant: 三星电子株式会社

Inventor： 洪琮沅 ,  李钟鸣 ,  崔凤贤 ,  李贤培 ,  成金重

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明公开了一种包括层间导电接触的半导体器件及其形成方法，其中半导体器件包括：第一绝缘层，在半导体器件的下层接触区域上，第一绝缘层具有上表面；第一导电图案，在穿过第一绝缘层的第一开口中，第一导电图案的上部具有第一宽度，第一导电图案的上表面相对于第一绝缘层的上表面凹陷，从而第一导电图案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于下层接触区域的高度；以及第二导电图案，其接触第一导电图案的上表面，第二导电图案的下部具有小于第一宽度的第二宽度。

公开(公告)号：CN101330072A

公开(公告)日：2008-12-24

申请号：CN200810127785.3

申请日：2008-01-29

Applicant: 三星电子株式会社

Inventor： 李钟鸣 ,  崔吉铉 ,  洪琮沅 ,  朴显 ,  崔庆寅 ,  李贤培

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76849 ,  H01L21/7684 ,  H01L21/76867 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开一种包括金属互连的半导体器件及其制造方法，所述半导体器件包括：位于半导体层上并包括沟道的第一层间电介质；位于所述第一层间电介质上的掩模图案；位于所述沟道中的第一导电图案；和位于所述掩模图案上的第二层间电介质。所述第二层间电介质包括位于所述第一导电图案之上的开口。第二导电图案位于所述开口中并电连接至所述第一导电图案。所述第一导电图案具有低于所述掩模图案的上表面的上表面。

公开(公告)号：CN103151334B

公开(公告)日：2017-05-17

申请号：CN201210524164.5

申请日：2012-12-07

Applicant: 三星电子株式会社

Inventor： 洪琮沅 ,  朴仁善 ,  金会承 ,  白宗玟

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76877 ,  C25D3/38 ,  C25D5/08 ,  C25D7/123 ,  C25D17/001 ,  H01L21/2885 ,  H01L21/76802 ,  H01L21/76883 ,  H01L23/522 ,  H01L27/04 ,  H01L27/1052 ,  H01L27/10882 ,  H01L27/10894 ,  H01L27/11526 ,  H01L27/11548 ,  H01L27/11573 ,  H01L27/11575 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了制造半导体器件的方法和由此制造的半导体器件。在所述方法中，可以在单元凹陷区和周边电路区之间形成伪凹陷区。由于伪凹陷区的存在，可以减小伪图案区附近电镀溶液中所含的抑制剂的浓度梯度，以使单元图案区中抑制剂的浓度更均匀，并向单元图案区更有效地供给电流。结果，在单元图案区中能更均匀地形成电镀层，其中没有空隙形成。

公开(公告)号：CN103985740B

公开(公告)日：2016-10-12

申请号：CN201410032503.7

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 李章熙 ,  白宗玟 ,  韩奎熙 ,  崔吉铉 ,  洪琮沅

IPC: H01L29/06 ,  H01L23/485

CPC classification number: H01L23/4821 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/28 ,  H01L23/48 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2924/0001

Abstract: 本发明公开半导体器件及其制造方法。该半导体器件包括：衬底上的第一导电线；以及覆盖第一导电线的第一成型层。第一导电线在相邻的第一导电线之间具有第一间隙和第二间隙。第一成型层的底表面和第一导电线的位于第一成型层的底表面之下的侧壁共同定义第一间隙。第一成型层的顶表面和第一导电线的位于第一成型层的顶表面之上的侧壁共同定义第二间隙。

公开(公告)号：CN101312154A

公开(公告)日：2008-11-26

申请号：CN200810127762.2

申请日：2008-01-18

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  李贤培 ,  崔吉铉 ,  李钟鸣 ,  洪琮沅

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/00

Abstract: 本发明提供一种半导体器件的制造方法。该方法包括提供具有导电图案的半导体衬底和在导电图案和半导体衬底上形成绝缘层。对绝缘层进行构图以形成露出一部分导电图案的开口。在开口的内壁和绝缘层的顶面上形成预扩散阻挡层。向预扩散阻挡层上提供氧原子以形成第一扩散阻挡层。在第一扩散阻挡层上形成金属层。金属层形成为填充由第一扩散阻挡层围绕的开口。本发明还提供通过该方法制造的半导体器件和用于制造该半导体器件的半导体集群设备。

公开(公告)号：CN103985740A

公开(公告)日：2014-08-13

申请号：CN201410032503.7

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 李章熙 ,  白宗玟 ,  韩奎熙 ,  崔吉铉 ,  洪琮沅

IPC: H01L29/06 ,  H01L23/485

CPC classification number: H01L23/4821 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/28 ,  H01L23/48 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2924/0001

Abstract: 本发明公开半导体器件及其制造方法。该半导体器件包括：衬底上的第一导电线；以及覆盖第一导电线的第一成型层。第一导电线在相邻的第一导电线之间具有第一间隙和第二间隙。第一成型层的底表面和第一导电线的位于第一成型层的底表面之下的侧壁共同定义第一间隙。第一成型层的顶表面和第一导电线的位于第一成型层的顶表面之上的侧壁共同定义第二间隙。

公开(公告)号：CN103151334A

公开(公告)日：2013-06-12

申请号：CN201210524164.5

申请日：2012-12-07

Applicant: 三星电子株式会社

Inventor： 洪琮沅 ,  朴仁善 ,  金会承 ,  白宗玟

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76877 ,  C25D3/38 ,  C25D5/08 ,  C25D7/123 ,  C25D17/001 ,  H01L21/2885 ,  H01L21/76802 ,  H01L21/76883 ,  H01L23/522 ,  H01L27/04 ,  H01L27/1052 ,  H01L27/10882 ,  H01L27/10894 ,  H01L27/11526 ,  H01L27/11548 ,  H01L27/11573 ,  H01L27/11575 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了制造半导体器件的方法和由此制造的半导体器件。在所述方法中，可以在单元凹陷区和周边电路区之间形成伪凹陷区。由于伪凹陷区的存在，可以减小伪图案区附近电镀溶液中所含的抑制剂的浓度梯度，以使单元图案区中抑制剂的浓度更均匀，并向单元图案区更有效地供给电流。结果，在单元图案区中能更均匀地形成电镀层，其中没有空隙形成。

公开(公告)号：CN101393904B

公开(公告)日：2012-08-08

申请号：CN200810176959.5

申请日：2008-05-16

Applicant: 三星电子株式会社

Inventor： 洪琮沅 ,  李钟鸣 ,  崔凤贤 ,  李贤培 ,  成金重

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明公开了一种包括层间导电接触的半导体器件及其形成方法，其中半导体器件包括：第一绝缘层，在半导体器件的下层接触区域上，第一绝缘层具有上表面；第一导电图案，在穿过第一绝缘层的第一开口中，第一导电图案的上部具有第一宽度，第一导电图案的上表面相对于第一绝缘层的上表面凹陷，从而第一导电图案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于下层接触区域的高度；以及第二导电图案，其接触第一导电图案的上表面，第二导电图案的下部具有小于第一宽度的第二宽度。