公开(公告)号：CN113725218A

公开(公告)日：2021-11-30

申请号：CN202110338820.1

申请日：2021-03-30

Applicant: 三星电子株式会社

Inventor： 金真范 ,  金茶惠 ,  金锡勋 ,  金在文 ,  慎一揆 ,  柳亥俊 ,  崔庆寅 ,  黄棋铉 ,  李商文 ,  李承勋 ,  赵槿汇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件，包括：在基板上的有源图案；在有源图案上的一对源极/漏极图案；在所述一对源极/漏极图案之间的沟道图案，该沟道图案包括堆叠为彼此间隔开的半导体图案；以及栅电极，与沟道图案重叠并在第一方向上延伸。所述一对源极/漏极图案中的一个包括第一半导体层和其上的第二半导体层。第一半导体层与第一半导体图案接触，该第一半导体图案是堆叠的半导体图案之一。第一半导体图案、第一半导体层和第二半导体层在第一方向上的最大宽度分别是第一宽度、第二宽度、第三宽度，第二宽度大于第一宽度并且小于第三宽度。

公开(公告)号：CN115548017A

公开(公告)日：2022-12-30

申请号：CN202210637775.4

申请日：2022-06-07

Applicant: 三星电子株式会社

Inventor： 柳亥俊 ,  崔庆寅 ,  金成玟 ,  李承勋 ,  金真范

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括第一沟道和第二沟道、第一栅极结构和第二栅极结构、第一源/漏层和第二源/漏层、第一鳍间隔物和第二鳍间隔物、以及第一蚀刻停止图案和第二蚀刻停止图案。第一沟道竖直设置在衬底的第一区域上。第二沟道竖直设置在衬底的第二区域上。第一栅极结构形成在第一区域上并且覆盖第一沟道。第二栅极结构形成在第二区域上并且覆盖第二沟道。第一源/漏层和第二源/漏层分别接触第一沟道和第二沟道。第一鳍间隔物和第二鳍间隔物分别接触第一源/漏层和第二源/漏层的侧壁和上表面。第一蚀刻停止图案和第二蚀刻停止图案分别形成在第一鳍间隔物和第二鳍间隔物上，并且分别不接触第一源/漏层和第二源/漏层。

公开(公告)号：CN115939181A

公开(公告)日：2023-04-07

申请号：CN202211158520.6

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 柳亥俊 ,  申东石 ,  郑舜旭 ,  崔庆寅

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体器件包括：有源图案，该有源图案包括在第一方向上延伸的下图案和在垂直于下图案的上表面的第二方向上与下图案间隔开的片图案，每个片图案包括上表面和下表面；设置在下图案上并包括栅电极和栅极绝缘膜的栅极结构，栅电极和栅极绝缘膜围绕每个片图案；以及设置在栅极结构的至少一侧上的源极/漏极图案。栅极结构包括设置在下图案和最下面的片图案之间以及两个片图案之间的栅极间结构，并接触源极/漏极图案。栅极绝缘膜包括具有第一厚度的水平部分和具有不同于第一厚度的第二厚度的第一垂直部分。

公开(公告)号：CN115881643A

公开(公告)日：2023-03-31

申请号：CN202210890089.8

申请日：2022-07-27

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金东明 ,  柳亥俊 ,  高绮亨 ,  柳志昊 ,  郑舜旭

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体器件包括提供在衬底上的有源图案、提供在有源图案上的源极/漏极图案、被配置为连接到源极/漏极图案的沟道图案、被配置为在第一方向上延伸并与沟道图案交叉的栅电极、以及提供在栅电极的侧表面上的第一间隔物。源极/漏极图案包括主体部分以及在主体部分和有源图案之间的颈部分。第一间隔物包括提供在有源图案的侧表面上并且在源极/漏极图案的主体部分之下的栅栏部分。主体部分包括被配置为从颈部分倾斜延伸的结晶表面。结晶表面被配置为与栅栏部分的最上部间隔开。

公开(公告)号：CN114141769A

公开(公告)日：2022-03-04

申请号：CN202110691699.0

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 柳亥俊 ,  崔庆寅 ,  李承勋

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：在衬底上的有源图案；在有源图案上的源/漏图案；与源/漏图案连接的沟道图案，沟道图案包括堆叠并彼此间隔开的半导体图案；跨沟道图案延伸的栅电极；以及在栅电极和源/漏图案之间的内间隔物。半导体图案包括堆叠的第一半导体图案和第二半导体图案。栅电极包括第一部分和第二部分，第一部分和第二部分分别顺序堆叠在衬底与第一和第二半导体图案之间。内间隔物包括在栅电极的第一部分和源/漏图案之间的第一气隙和在栅电极的第二部分和源/漏图案之间的第二气隙。第一气隙的最大宽度大于第二气隙的最大宽度。