-
公开(公告)号:CN102222623B
公开(公告)日:2015-12-02
申请号:CN201110100061.1
申请日:2011-04-13
Applicant: 富士电机株式会社
Inventor: 浦野裕一
IPC: H01L21/48 , H01L21/288
CPC classification number: H01L21/6836 , H01L23/3107 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2221/68372 , H01L2221/68386 , H01L2224/03464 , H01L2224/0381 , H01L2224/04026 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/05571 , H01L2224/05644 , H01L2224/0603 , H01L2224/06181 , H01L2224/29111 , H01L2224/32245 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48644 , H01L2224/48699 , H01L2224/73215 , H01L2224/73265 , H01L2224/741 , H01L2224/93 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01043 , H01L2924/01047 , H01L2924/0105 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/0133 , H01L2924/014 , H01L2924/09701 , H01L2924/10253 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/15747 , H01L2924/181 , H01L2924/3511 , H01L2224/03 , H01L2924/01015 , H01L2924/00012 , H01L2924/00014 , H01L2924/00 , H01L2224/48744 , H01L2224/05552
Abstract: 根据本发明的半导体装置的制造方法包括以下步骤:在半导体晶片(20)的背面上形成背面电极(4),半导体晶片(20)由于在半导体晶片(20)的背面上形成的背面电极(4)弯曲成朝正面侧凸出;对半导体晶片(20)的背面进行等离子体处理,用于去除附着在半导体晶片(20)的背面上的沉积物;沿着半导体晶片(20)的翘曲向半导体晶片(20)的背面粘贴可去除胶带(23),用于在粘贴步骤后,维持半导体晶片(20)的弯曲成朝正面侧凸出的弯曲状态;进行无电极镀覆以在半导体晶片(20)的正面上形成镀膜(26);从半导体晶片(20)剥离可去除胶带(23);从半导体晶片(20)切出半导体芯片;通过用焊料进行焊接来安装该半导体芯片,以制造半导体装置。根据本发明的半导体装置的制造方法便于防止背面电极上产生外观异常,提高半导体装置的可靠性,并且制造无缺陷产品成品率较高的半导体装置。
-
公开(公告)号:CN102290379B
公开(公告)日:2015-02-25
申请号:CN201010551927.6
申请日:2010-11-16
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/13 , H01L23/293 , H01L23/3171 , H01L23/498 , H01L23/49816 , H01L23/49822 , H01L24/03 , H01L24/05 , H01L24/11 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/0362 , H01L2224/03831 , H01L2224/03901 , H01L2224/0401 , H01L2224/05572 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05669 , H01L2224/1147 , H01L2224/11622 , H01L2224/1181 , H01L2224/1183 , H01L2224/11849 , H01L2224/11901 , H01L2224/13111 , H01L2224/13116 , H01L2224/93 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/1434 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H05K3/28 , H05K3/3478 , H05K3/4007 , H01L2224/11 , H01L2224/05552 , H01L2924/00 , H01L2924/1082
Abstract: 本发明提供具有聚合物层的半导体装置及其制造方法。用于聚合物表面的两步骤等离子体处理包含一第一等离子体工艺用以使聚合物层表面粗糙化并释放出使结构松散一产生的松散结构污染物,及一第二等离子体工艺用以使聚合物层光滑或较不粗糙。可在第一等离子体工艺及第二等离子体工艺之间使用一蚀刻工艺以移除由第一等离子体工艺所释放的污染物。在一实施例中,聚合物层的由原子力显微镜及表面积差异比率系数所量测得到的粗糙度介于约1%及约8%,且/或该聚合物层的钛表面污染物小于1%、氟表面污染物小于约1%、锡表面污染物小于约1.5%、及铅表面污染物小于约0.4%。本发明可避免及/或减少来自例如胶带工艺的污染物。
-
公开(公告)号:CN102224579B
公开(公告)日:2013-12-04
申请号:CN200980146497.5
申请日:2009-11-19
Applicant: 松下电器产业株式会社
IPC: H01L21/3205 , H01L21/60 , H01L23/12 , H01L23/52 , H01L27/14
CPC classification number: H01L27/14618 , H01L23/3114 , H01L23/481 , H01L24/02 , H01L24/11 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/93 , H01L24/94 , H01L2224/0231 , H01L2224/02372 , H01L2224/02377 , H01L2224/0239 , H01L2224/0401 , H01L2224/1132 , H01L2224/11334 , H01L2224/11462 , H01L2224/13022 , H01L2224/13024 , H01L2224/32225 , H01L2224/8385 , H01L2224/92 , H01L2224/93 , H01L2224/94 , H01L2924/12044 , H01L2224/83 , H01L2224/11 , H01L2924/3512 , H01L2924/00
Abstract: 半导体装置(10)具备:半导体基板(11);贯通电极(17),将半导体基板(11)沿厚度方向贯通而设置;内部电极(12),设置在半导体基板(11)的表面的、贯通电极(17)到达的部分,与贯通电极(17)电连接;第1保护膜(13A),将内部电极(12)的一部分除外而覆盖半导体基板(11)的表面;第2保护膜(13B),与第1保护膜(13A)离开而设置在内部电极(12)的未被第1保护膜(13A)覆盖的部分;以及金属布线(18),设置在半导体基板(11)的背面,与贯通电极(17)电连接。
-
公开(公告)号:CN103119711A
公开(公告)日:2013-05-22
申请号:CN201180045470.4
申请日:2011-09-26
Applicant: 英特尔公司
IPC: H01L23/48 , H01L23/12 , H01L23/485
CPC classification number: H01L21/568 , H01L21/6835 , H01L23/3128 , H01L23/49816 , H01L23/5389 , H01L24/13 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/24 , H01L24/25 , H01L24/82 , H01L24/93 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/20 , H01L2224/21 , H01L2224/2101 , H01L2224/211 , H01L2224/22 , H01L2224/2201 , H01L2224/221 , H01L2224/24011 , H01L2224/24146 , H01L2224/251 , H01L2224/25105 , H01L2224/2518 , H01L2224/73267 , H01L2224/82005 , H01L2224/821 , H01L2224/82101 , H01L2224/82106 , H01L2224/93 , H01L2225/06524 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01057 , H01L2924/014 , H01L2924/12042 , H01L2924/181 , H01L2924/18162 , H01L2224/82 , H01L2221/68304 , H01L2924/00
Abstract: 本发明描述了形成微电子封装结构的方法和由此形成的相关结构。那些方法可包括形成嵌入在无芯衬底中的管芯,其中模制复合物围住管芯并且管芯包括:在管芯第一侧上的TSV连接和在管芯第二侧上的C4焊盘,在模制复合物的第一侧和第二侧上的介电材料,以及耦合至C4焊盘和TSV焊盘的互连结构。各实施例进一步包括形成封装结构,其中多个管芯被完全地嵌入到BBUL封装件内而没有PoP焊点。
-
公开(公告)号:CN103050436A
公开(公告)日:2013-04-17
申请号:CN201210394108.4
申请日:2012-10-17
Applicant: 新科金朋有限公司
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L2224/11 , H01L2224/16145 , H01L2224/16225 , H01L2224/93 , H01L2224/94 , H01L2924/12041 , H01L2924/1305 , H01L2924/1306 , H01L2924/13091 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及形成具有扩展基底的导电柱的半导体器件和方法。半导体器件具有第一半导体管芯和在第一半导体管芯中的导电通孔。可以通过使通孔部分地延伸通过第一半导体管芯的第一表面来形成导电通孔。去除第一半导体管芯的第二表面的一部分以暴露导电通孔。多个导电柱形成在第一半导体管芯的第一表面上。导电柱包括电连接到导电通孔的扩展基底。导电柱的扩展基底的宽度大于导电柱的本体的宽度。导电层形成在第一半导体管芯的第二表面上。将导电层电连接到导电通孔。将第二半导体管芯安装到第一半导体管芯,其中第二导电柱具有扩展基底。
-
公开(公告)号:CN102290379A
公开(公告)日:2011-12-21
申请号:CN201010551927.6
申请日:2010-11-16
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/13 , H01L23/293 , H01L23/3171 , H01L23/498 , H01L23/49816 , H01L23/49822 , H01L24/03 , H01L24/05 , H01L24/11 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/0362 , H01L2224/03831 , H01L2224/03901 , H01L2224/0401 , H01L2224/05572 , H01L2224/05624 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05669 , H01L2224/1147 , H01L2224/11622 , H01L2224/1181 , H01L2224/1183 , H01L2224/11849 , H01L2224/11901 , H01L2224/13111 , H01L2224/13116 , H01L2224/93 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01084 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/1434 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H05K3/28 , H05K3/3478 , H05K3/4007 , H01L2224/11 , H01L2224/05552 , H01L2924/00 , H01L2924/1082
Abstract: 本发明提供具有聚合物层的半导体装置及其制造方法。用于聚合物表面的两步骤等离子体处理包含一第一等离子体工艺用以使聚合物层表面粗糙化并释放出使结构松散一产生的松散结构污染物,及一第二等离子体工艺用以使聚合物层光滑或较不粗糙。可在第一等离子体工艺及第二等离子体工艺之间使用一蚀刻工艺以移除由第一等离子体工艺所释放的污染物。在一实施例中,聚合物层的由原子力显微镜及表面积差异比率系数所量测得到的粗糙度介于约1%及约8%,且/或该聚合物层的钛表面污染物小于1%、氟表面污染物小于约1%、锡表面污染物小于约1.5%、及铅表面污染物小于约0.4%。本发明可避免及/或减少来自例如胶带工艺的污染物。
-
公开(公告)号:CN102194781A
公开(公告)日:2011-09-21
申请号:CN201110067998.3
申请日:2011-03-21
Applicant: 精材科技股份有限公司
IPC: H01L23/485 , H01L21/768 , H01L27/146
CPC classification number: H01L27/14636 , H01L23/3121 , H01L23/481 , H01L23/552 , H01L23/562 , H01L24/02 , H01L24/11 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/92 , H01L24/93 , H01L24/94 , H01L27/14618 , H01L27/14632 , H01L27/14687 , H01L2224/02313 , H01L2224/02331 , H01L2224/02371 , H01L2224/0239 , H01L2224/024 , H01L2224/0401 , H01L2224/11334 , H01L2224/13022 , H01L2224/13024 , H01L2224/29011 , H01L2224/29082 , H01L2224/2919 , H01L2224/32225 , H01L2224/83 , H01L2224/92 , H01L2224/9202 , H01L2224/93 , H01L2224/94 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01057 , H01L2924/01075 , H01L2924/01079 , H01L2924/014 , H01L2224/11 , H01L2224/0231 , H01L2924/3512 , H01L2924/00
Abstract: 本发明公开一种影像感测元件封装构件及其制作方法,该影像感测元件封装构件,其包含有:一影像感测晶粒,其具有一主动面以及相对于该主动面的一背面,且在该主动面上设有一影像感测元件区域以及一外接垫;一直通硅晶穿孔结构,贯穿该影像感测晶粒,连接该外接垫;多层重布线路,形成在该像感测晶粒的该背面上;以及一防焊层,覆盖在该多层重布线路上。
-
公开(公告)号:CN102169870A
公开(公告)日:2011-08-31
申请号:CN201110037557.9
申请日:2011-02-14
Applicant: 索尼公司
Inventor: 出羽光明
CPC classification number: G01R31/2853 , G01R31/024 , H01L21/6835 , H01L22/14 , H01L22/32 , H01L23/481 , H01L24/02 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/33 , H01L24/81 , H01L24/93 , H01L25/0657 , H01L2224/02166 , H01L2224/02313 , H01L2224/02372 , H01L2224/0401 , H01L2224/05553 , H01L2224/05569 , H01L2224/11002 , H01L2224/11849 , H01L2224/1416 , H01L2224/16145 , H01L2224/16225 , H01L2224/33181 , H01L2224/93 , H01L2225/06513 , H01L2225/06541 , H01L2225/06596 , H01L2924/01019 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2224/11 , H01L2924/00012 , H01L2924/00
Abstract: 本发明提供一种半导体装置和穿通电极测试方法。该半导体装置包括:半导体基板;集成电路,形成在半导体基板的第一主表面上;穿通电极,在厚度方向上贯通半导体基板,并且其一端电连接到集成电路;凸块电极,形成在半导体基板的第二主表面上,并且电连接到穿通电极的另一端;以及测试焊盘电极,形成在半导体基板的第二主表面上,并且电连接到凸块电极。
-
公开(公告)号:CN101996953A
公开(公告)日:2011-03-30
申请号:CN201010250512.5
申请日:2010-08-10
Applicant: 精材科技股份有限公司
CPC classification number: H01L27/14618 , H01L21/76898 , H01L23/3114 , H01L23/481 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/83 , H01L24/93 , H01L24/94 , H01L25/0657 , H01L27/14683 , H01L2224/0231 , H01L2224/0237 , H01L2224/02372 , H01L2224/0239 , H01L2224/0401 , H01L2224/05024 , H01L2224/051 , H01L2224/05569 , H01L2224/0557 , H01L2224/05571 , H01L2224/056 , H01L2224/05638 , H01L2224/05688 , H01L2224/13022 , H01L2224/29007 , H01L2224/29011 , H01L2224/2919 , H01L2224/32014 , H01L2224/32052 , H01L2224/32145 , H01L2224/33181 , H01L2224/83191 , H01L2224/83192 , H01L2224/8385 , H01L2224/93 , H01L2224/94 , H01L2924/00014 , H01L2924/0002 , H01L2924/01013 , H01L2924/01019 , H01L2924/01021 , H01L2924/01024 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2924/1461 , H01L2924/01014 , H01L2924/053 , H01L2924/01 , H01L2224/83 , H01L2224/11 , H01L2924/00012 , H01L2924/00 , H01L2224/05552
Abstract: 本发明公开一种芯片封装体及其制造方法。实施例的芯片封装体包括:一半导体基板,具有相反的第一表面与第二表面,以及至少一接垫区与至少一元件区;多个导电垫结构,位于半导体基板的第一表面,且位于半导体基板的接垫区上;多个相互隔离的重掺杂区,设于导电垫结下方且与该些导电垫结构电连接;以及,多个导电凸块,设于重掺杂区下方,且经由重掺杂区与导电垫结构形成电连接。
-
公开(公告)号:CN101431058A
公开(公告)日:2009-05-13
申请号:CN200810170799.3
申请日:2008-10-29
Applicant: 株式会社瑞萨科技
Inventor: 铃木进也
IPC: H01L23/485 , H01L23/522 , H01L21/60 , H01L21/768
CPC classification number: H01L24/14 , G02F1/13306 , G02F1/133345 , G02F1/134309 , G02F1/13439 , G02F1/1345 , G02F1/13458 , G02F1/136286 , G02F1/1368 , G02F2001/133302 , H01L21/02164 , H01L21/0217 , H01L21/31055 , H01L21/31111 , H01L21/768 , H01L21/76819 , H01L23/485 , H01L23/522 , H01L23/528 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/81 , H01L24/83 , H01L27/13 , H01L29/7833 , H01L2224/02122 , H01L2224/0345 , H01L2224/03912 , H01L2224/0401 , H01L2224/05073 , H01L2224/05075 , H01L2224/051 , H01L2224/05144 , H01L2224/05155 , H01L2224/05164 , H01L2224/05166 , H01L2224/05184 , H01L2224/05553 , H01L2224/056 , H01L2224/1146 , H01L2224/1147 , H01L2224/13005 , H01L2224/13006 , H01L2224/13009 , H01L2224/13013 , H01L2224/13022 , H01L2224/13027 , H01L2224/13144 , H01L2224/14153 , H01L2224/16225 , H01L2224/271 , H01L2224/2929 , H01L2224/29355 , H01L2224/29444 , H01L2224/32225 , H01L2224/81 , H01L2224/81191 , H01L2224/8185 , H01L2224/83101 , H01L2224/83203 , H01L2224/83851 , H01L2224/9211 , H01L2224/93 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01041 , H01L2924/01057 , H01L2924/01072 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/04941 , H01L2924/05042 , H01L2924/05442 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/1426 , H01L2924/15788 , H01L2924/19043 , H01L2924/30105 , H01L2924/3025 , H01L2924/00014 , H01L2224/11 , H01L2224/83 , H01L2924/00
Abstract: 本发明公开了一种半导体器件及其制造方法。本发明改进了半导体芯片的凸点电极和安装衬底的布线之间耦合的可靠性,更特别地,即使当布线位于凸点电极之下的顶布线层中时本发明仍保证了凸点电极的平坦性,从而改进了凸点电极和形成在玻璃衬底上的布线之间耦合的可靠性。包括电源线或信号线的布线以及虚拟图案形成在凸点电极的非重叠区之下的顶布线层中。虚拟图案定位为填充布线之间的空间以减少由顶布线层中的布线和空间造成的不规则性。通过CMP对形成为覆盖顶布线层的表面保护膜进行平坦化。
-
-
-
-
-
-
-
-
-