公开(公告)号：CN103207849B

公开(公告)日：2018-07-31

申请号：CN201310025105.8

申请日：2013-01-11

Applicant: 阿尔特拉公司

Inventor： T·K·恩盖

IPC: G06F13/40

CPC classification number: H03K19/017581 ,  G06F17/5068 ,  H01L23/5384 ,  H01L23/5386 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2924/15192 ,  H01L2924/15311 ,  H03K19/017509 ,  H03K19/17744

Abstract: 种半导体裸片包括至少个灵活接口块。灵活接口块包括至少个互连和耦合到至少个互连的至少个缓冲器。灵活接口块还包括耦合到集成于半导体裸片中的电路的布线接口以及耦合成提供在布线接口与至少个缓冲器之间的通信的控制器。

公开(公告)号：CN108292658A

公开(公告)日：2018-07-17

申请号：CN201580083324.9

申请日：2015-09-25

Applicant: 英特尔公司

Inventor： R.里奥斯 ,  V.莱 ,  G.杜威 ,  J.T.卡瓦列罗斯

IPC: H01L27/04

CPC classification number: H03K19/0016 ,  G06F1/3203 ,  G06F17/5045 ,  G06F17/5068 ,  H01L27/0207 ,  H03K19/0008 ,  H03K19/0013 ,  H03K19/094

Abstract: 描述了在集成电路管芯的局部单元级别处的功率门控开关。在一个示例中，多个逻辑单元具有数据输入线和数据输出线以及电源输入以接收功率来驱动逻辑单元的电路。用于每个逻辑单元的功率开关被耦合在电源和相应的逻辑单元的电源输入之间以控制从电源连接到相应的逻辑单元的功率。

公开(公告)号：CN108281419A

公开(公告)日：2018-07-13

申请号：CN201711461305.2

申请日：2017-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鹏 ,  刘祈麟 ,  谢尚志 ,  高章瑞 ,  田丽钧 ,  鲁立忠

IPC: H01L27/02

CPC classification number: H03K3/02332 ,  G06F17/5068 ,  H01L27/0233 ,  H03K3/01 ,  H03K3/356121 ,  H03K3/35625 ,  H03K19/094 ,  H03K23/58

Abstract: 本发明的实施例提供了触发器电路的半导体标准单元和包括该单元的集成电路。触发器电路的半导体标准单元包括：沿着第一方向彼此基本平行地延伸的半导体鳍、设置在第一层级上并且沿着第一方向彼此基本平行地延伸的导电布线以及基本平行于基本垂直于第一方向的第二方向延伸并且形成在与第一层级不同的第二层级上的栅电极层。触发器电路包括由半导体鳍和栅电极层制成的晶体管，触发器接收数据输入信号，存储数据输入信号，并且响应于时钟信号输出指示存储的数据的数据输出信号，时钟信号是由半导体标准单元接收的唯一时钟信号，并且数据输入信号、时钟信号和数据输出信号通过至少导电布线在晶体管之中传输。

公开(公告)号：CN105874389B

公开(公告)日：2018-06-26

申请号：CN201480071612.8

申请日：2014-12-04

Applicant: ASML荷兰有限公司

Inventor： 陈光青 ,  查斯丁·甘 ,  D·H·维苏

IPC: G03F7/20 ,  G03F9/00

CPC classification number: G06F17/5068 ,  G03F7/70625 ,  G03F7/70633 ,  G03F7/70641 ,  G03F7/70683 ,  G03F9/7046 ,  G03F9/7076

Abstract: 一种量测目标设计的方法被描述。所述方法包括提供对于量测目标的设计参数的范围或多个值，并且利用处理器，在对于所述设计参数的所述取值范围或多个值内，通过求解和/或采样，来选择具有满足对于所述量测目标的设计参数而言的约束条件的一个或更多的设计参数的多个量测目标设计。

公开(公告)号：CN104885577B

公开(公告)日：2018-05-15

申请号：CN201380068753.X

申请日：2013-06-25

Applicant: 思科技术公司

Inventor： 古翰姆·塞巴维特 ,  杰维德·穆罕默德 ,  苏布拉马尼安·拉马纳坦 ,  斯蒂芬·西尔斯

IPC: H05K1/02

CPC classification number: H05K3/225 ,  G06F17/5036 ,  G06F17/5045 ,  G06F17/5068 ,  H05K1/0224 ,  H05K1/0265 ,  H05K1/0298 ,  H05K2201/093 ,  H05K2201/09681 ,  H05K2201/0969

Abstract: 在一个实现方式中，多层印刷电路板被配置为重新定向电流分配。电流可通过引导、阻挡或以其他方式操纵电流流动来分配。多层印刷电路板包括至少一个电源平面层100b。该电源平面层不均匀地分配电流。相反，该电源平面层包括具有不同电阻的多个图样。这些图样可包括阴影图样113、网格图样、方向性图样101、开槽、空隙或连续图样。该图样是预定的空间变化使得电流在第一区域中的流动与在第二区域中的流动不同。

公开(公告)号：CN107944088A

公开(公告)日：2018-04-20

申请号：CN201711020207.5

申请日：2017-10-27

Applicant: 鲁明亮

Inventor： 鲁明亮 ,  马丽娟

IPC: G06F17/50

CPC classification number: G06F17/5068

Abstract: 本发明公开了一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，包括以下步骤：(1)纳米CMOS器件中，测量不同源漏电压Vds条件下的阈值电压VT、线性区漏极电流Ids；(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；(3)在合适的外加偏压条件下，根据线性区漏极电流Ids模型，计算出源/漏寄生电阻R值。此方法的提出，使得针对纳米CMOS器件参数的研究得到了进一步发展，有利于促进纳米CMOS器件可靠性探测的发展。该提取方法的测量精度高；广泛应用于CMOS、SONOS、FLASH等多种MOS器件结构；而且实验方法简单，易操作。

公开(公告)号：CN107944081A

公开(公告)日：2018-04-20

申请号：CN201711011869.6

申请日：2017-10-25

Applicant: 华北电力大学

Inventor： 许建中 ,  赵禹辰 ,  冯谟可 ,  徐义良 ,  赵成勇

IPC: G06F17/50

CPC classification number: G06F17/5009 ,  G06F17/5068

Abstract: 本发明涉及一种短路收缩双端口子模块MMC通用等效建模方法。本发明的核心技术方案是：1、根据双端口子模块的伴随电路，先列出子模块增广关联矩阵，得到其不定导纳矩阵，列写全节点电压方程。其次，基于快速嵌套求解算法的思路，利用外部节点表示内部节点，等效消去内部节点。再其次，将单个半桥臂上的子模块相连，对其进行短路收缩，最后得到单个桥臂的双口四端子等效模型；2、将每个桥臂的等效模型替换到换流器中，利用电磁暂态仿真程序对替换后的换流器模型进行仿真，得到每个桥臂四个端子的电压、电流值；3、利用求得的电压、电流值反解出各个子模块四个端子的电压、电流值，并据此更新全部子模块内部信息。

公开(公告)号：CN104765902B

公开(公告)日：2018-04-17

申请号：CN201410507469.4

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谭竞豪 ,  陈彦宾 ,  陈文豪 ,  王中兴

IPC: G06F17/50

CPC classification number: G06F17/5031 ,  G06F17/5068 ,  G06F17/5072 ,  G06F17/5081 ,  G06F2217/12 ,  G06F2217/84

Abstract: 本发明提供了一种使用考虑不同电路拓扑结构生成的输入波形特征化单元。在一些实施例中，在通过至少一个处理器所执行的方法中，考虑驱动单元的前级驱动器的不同电路拓扑结构以得到相同输入转换特性，通过至少一个处理器关于输入转换特性来特征化单元。

公开(公告)号：CN104733439B

公开(公告)日：2018-04-06

申请号：CN201410795551.1

申请日：2014-12-19

Applicant: 英飞凌科技股份有限公司

Inventor： S.阿雷素 ,  M.勒纳

IPC: H01L23/544 ,  H01L21/66

CPC classification number: G01R31/2642 ,  G01R19/0092 ,  G01R31/129 ,  G01R31/2601 ,  G01R31/2853 ,  G06F17/5068 ,  G06F17/5072 ,  G06F17/5077 ,  G06F2217/12 ,  H01L21/0273 ,  H01L21/2885 ,  H01L21/76802 ,  H01L21/76873 ,  H01L21/76877 ,  H01L22/14 ,  H01L22/30 ,  H01L22/32 ,  H01L22/34 ,  H01L23/49866 ,  H01L23/5225 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/12105

Abstract: 半导体器件的测试和器件及其设计。根据本发明的实施例，测试多个半导体器件的方法包括在布置在衬底之上的屏蔽线上施加具有峰值电压的耐受电压。衬底具有半导体器件的功能电路。固定电压被施加到布置在相邻于屏蔽线的衬底之上的第一金属线。第一金属线耦合到功能电路并被配置成在操作期间耦合到高电压节点。峰值电压比最大固定电压大。屏蔽线使第一金属线与配置成在操作期间耦合到低电压节点的相邻第二金属线分离。该方法还包括响应于耐受电压而测量穿过屏蔽线的电流，确定穿过半导体器件的屏蔽线的电流，并基于该确定来将半导体器件识别为通过测试。

公开(公告)号：CN104282635B

公开(公告)日：2018-04-06

申请号：CN201410326572.9

申请日：2014-07-10

Applicant: 英飞凌科技股份有限公司

Inventor： G·迈耶-伯格 ,  R·普法尔 ,  M·戈罗尔 ,  R·杜德克

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/04 ,  G06F17/5068 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/49513 ,  H01L23/49541 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49811 ,  H01L24/81 ,  H01L25/10 ,  H01L2224/01 ,  H01L2224/291 ,  H01L2224/32227 ,  H01L2224/32245 ,  H01L2224/83447 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/35121 ,  H05K1/181 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 一种半导体封装件，包括：具有相对的第一和第二主表面以及介于第一和第二主表面之间的侧面的支撑基板，半导体裸片，其被附接到支撑基板的主表面中的一个主表面，以及封装材料，其至少部分地覆盖支撑基板和半导体裸片。突出部从支撑基板的侧面向外延伸并终止在封装材料中。突出部形成与封装材料的互锁连接。互锁的连接增加了介于封装材料与具有突出部的支撑基板的侧面之间的界面的抗拉强度。