公开(公告)号：CN105027446B

公开(公告)日：2019-06-21

申请号：CN201480011702.8

申请日：2014-03-03

Applicant: 軸子研究株式会社

Inventor： 佐藤友美

IPC: H03K19/173 ,  G06F11/00

CPC classification number: H03K19/1776 ,  G11C7/22 ,  H03K19/173 ,  H03K19/17728 ,  H03K19/17736 ,  H03K19/17744

Abstract: 数据处理装置具有数据处理部，该数据处理部包括多个元件和用于连接多个元件的布线群，多个元件各自包括：逻辑元件；获取单元，其使逻辑元件的输入侧以周期为单位接通和断开对布线群中的某一布线的连接，并锁存输入数据；以及投送单元，其使逻辑元件的输出侧以周期为单位接通和断开对布线群中的某一布线的连接，数据处理部还具有定时控制单元，该定时控制单元以周期为单位控制在逻辑元件中执行的逻辑、获取单元和投送单元的功能。

公开(公告)号：CN108874709A

公开(公告)日：2018-11-23

申请号：CN201710332124.3

申请日：2017-05-11

Applicant: 恩智浦美国有限公司

Inventor： 何叶东 ,  王志鸿

IPC: G06F13/40

CPC classification number: H03K19/17744 ,  H03K19/1732 ,  H03K19/1737 ,  G06F13/4068

Abstract: 本公开涉及引脚分配电路。提供了一种芯片上系统(SoC)，其连接到多个芯片外装置，其中芯片外装置共享SoC的IO焊盘。使用引脚复用电路来促进IO焊盘共享。可以利用仅仅一个控制寄存器和解码器来寻址引脚复用电路，这允许容易且灵活地分配IO焊盘。解码器基于控制寄存器中存储的配置字产生引脚复用控制比特。引脚复用电路将SoC的IO焊盘分配给芯片外装置。SoC的装置控制器通过IO焊盘提供输出比特给相应装置，所述装置经由IO焊盘提供输入比特给装置控制器。利用寄存器‑解码器方案节约了芯片面积，以及建立仅仅需要写入一个控制寄存器。

公开(公告)号：CN107078740A

公开(公告)日：2017-08-18

申请号：CN201580056708.1

申请日：2015-09-18

Applicant: 太阳诱电株式会社

Inventor： 佐藤正幸 ,  志水勋

IPC: H03K19/173

CPC classification number: H03K19/17728 ,  G06F9/5061 ,  G11C7/00 ,  G11C8/10 ,  G11C11/418 ,  G11C11/419 ,  H03K19/17736 ,  H03K19/17744 ,  H03K19/1776 ,  H04N19/00

Abstract: 本发明减少从CPU的主存储器存取，谋求数据处理的高速化。本发明提供可重构设备(20)，它与主存储器(600)连接，且可重构设备(20)具备利用地址线或数据线相互连接的多个逻辑部，各逻辑部具有：多条地址线；多条数据线；地址解码器，将从多条地址线的一部分输入的地址解码；以及存储单元阵列组件，具有由地址解码器的解码线所特定出的多个存储单元，且将从所特定出的存储单元读取的数据输出至数据线；存储单元阵列组件的地址线与主存储器的数据输出线(RD1)连接。

公开(公告)号：CN103477560B

公开(公告)日：2017-06-06

申请号：CN201280019340.8

申请日：2012-04-19

Applicant: 密克罗奇普技术公司

Inventor： 凯文·李·基尔泽 ,  肖恩·斯蒂德曼 ,  杰罗尔德·S·兹德内克 ,  维维安·德尔波 ,  齐克·伦德斯特鲁姆 ,  法尼·杜芬哈格

IPC: H03K19/173

CPC classification number: H03K19/1737 ,  H03K19/17744

Abstract: 一种用于在装置中从多个y个信号选择多个输入信号的设备具有切换矩阵，所述切换矩阵具有多个n对1多路复用器，其中每一n对1多路复用器被指派给所述y个信号中的n个信号的不同输入集合，其中所述n对1多路复用器中的每一者的每一输入信号集合的少于n个输入信号的子集也为另一n对1多路复用器的输入信号子集。

公开(公告)号：CN103814523B

公开(公告)日：2016-12-28

申请号：CN201280028981.X

申请日：2012-03-30

Applicant: 吉林克斯公司

Inventor： 安东尼·J·柯林斯

IPC: H03K19/177

CPC classification number: H03K19/17744 ,  H01L2924/15192 ,  H01L2924/15311 ,  H03M1/004

Abstract: 描述一种实现数据传送的集成电路。所述集成电路包括：输入/输出端口（604）；多个数据转换器电路（802）；以及可编程互连电路（804），其耦合在所述输入/输出端口与所述多个数据转换器电路之间，所述可编程互连电路使得能够将所述多个数据转换器电路连接到所述集成电路的所述输入/输出端口。还描述一种使得能够在集成电路中传送数据的方法。

公开(公告)号：CN103039004B

公开(公告)日：2016-12-21

申请号：CN201180025141.3

申请日：2011-05-17

Applicant: 阿尔特拉公司

Inventor： S·舒马拉耶夫 ,  爱德温·耀·发·郭 ,  苏立凯 ,  区志鸿 ,  陈智伟

IPC: H03K19/0175 ,  H04L25/02 ,  H03L7/08

CPC classification number: H03L7/0805 ,  H03K19/1774 ,  H03K19/17744 ,  H03L7/0891 ,  H03L7/095

Abstract: 一种集成电路，包括物理介质接入或附件(“PMA”)电路系统，其包括两个不同种类型的用于串行数据5信号的收发机信道。一种收发机信道适配成收发相对低速的串行数据信号。另一种收发机信道适配成收发相对高速的串行数据信号。高速信道备选地10可用为锁相环(“PLL”)电路系统，用于提供时钟信号由其它高和/或低速信道使用。低速信道备选地可以从单独的低速PLL电路获取时钟信号。

公开(公告)号：CN105191139A

公开(公告)日：2015-12-23

申请号：CN201480018307.2

申请日：2014-04-02

Applicant: 太阳诱电株式会社

Inventor： 佐藤正幸 ,  佐藤幸志 ,  胜满德 ,  志水勋

IPC: H03K19/173 ,  H03K19/177

CPC classification number: H03K19/17728 ,  G06F17/5054 ,  H03K19/17744 ,  H03K19/1776

Abstract: 本发明可提供一种面积小且重构性高的可重构逻辑器件。本发明是一种可重构逻辑器件，具有多个多查找表单元，且根据构成数据信息而构成多个逻辑电路，且各个多查找表单元具备：构成存储器，存储构成数据；数据输入线；数据输出线；以及可重构逻辑多路复用器，响应所述构成数据而选择性地使从所述数据输入线的数据输入与向所述数据输出线的所述数据输出结合，及/或，响应所述构成数据而将对于所述数据输入进行逻辑运算所得的数据向所述数据输出线进行数据输出；且利用所述数据输入线及所述数据输出线将邻近的所述多查找表连接。

公开(公告)号：CN105027446A

公开(公告)日：2015-11-04

申请号：CN201480011702.8

申请日：2014-03-03

Applicant: ATONARP株式会社

Inventor： 佐藤友美

IPC: H03K19/173 ,  G06F11/00

CPC classification number: H03K19/1776 ,  G11C7/22 ,  H03K19/173 ,  H03K19/17728 ,  H03K19/17736 ,  H03K19/17744

Abstract: 数据处理装置具有数据处理部，该数据处理部包括多个元件和用于连接多个元件的布线群，多个元件各自包括：逻辑元件；获取单元，其使逻辑元件的输入侧以周期为单位接通和断开对布线群中的某一布线的连接，并锁存输入数据；以及投送单元，其使逻辑元件的输出侧以周期为单位接通和断开对布线群中的某一布线的连接，数据处理部还具有定时控制单元，该定时控制单元以周期为单位控制在逻辑元件中执行的逻辑、获取单元和投送单元的功能。

公开(公告)号：CN104247268A

公开(公告)日：2014-12-24

申请号：CN201380022919.4

申请日：2013-04-15

Applicant: 株式会社半导体能源研究所

Inventor： 黑川义元

IPC: H03K19/177

CPC classification number: H03K19/0013 ,  H01L27/0688 ,  H01L27/1156 ,  H01L27/11803 ,  H01L27/1225 ,  H03K19/094 ,  H03K19/17744

Abstract: 一种能够以高速经受动态配置的可编程逻辑器件（PLD）。该PLD包括多个可编程逻辑元件（PLE）及选择PLE间的电连接的开关。开关具有多个组，每个组包括第一及第二晶体管。每个组中的第二晶体管彼此电并联连接。在每个组中，第二晶体管的源极与漏极之间的电传导取决于保持在第二晶体管的栅极与第一晶体管的漏极之间的配置数据，通过选择一个组可以选择可编程逻辑元件之间的电连接及不连接。

公开(公告)号：CN103365239A

公开(公告)日：2013-10-23

申请号：CN201210335647.0

申请日：2012-09-11

Applicant: 赛普拉斯半导体公司

Inventor： 哈洛尔德·库兹 ,  汉斯·克莱恩

IPC: G05B19/05

CPC classification number: G06F9/5027 ,  G05B19/05 ,  H03K19/1774 ,  H03K19/17744

Abstract: 本发明涉及供电电压的信号路径感知路由。描述了信号流感知供电路由的装置和方法。可编程路由系统被配置成基于功能块的信号信道将供电信号从发电机电路路由至一个或多个功能块。