公开(公告)号：CN110838481A

公开(公告)日：2020-02-25

申请号：CN201910519438.3

申请日：2019-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  王俊智 ,  杨敦年 ,  林杏芝 ,  刘人诚 ,  高敏峰 ,  林永隆 ,  黄诗涵 ,  陈奕男

IPC: H01L25/18 ,  H01L23/48 ,  H01L21/768 ,  H01L23/482 ,  H01L21/60

Abstract: 本发明实施例涉及用于堆叠集成电路的混合接合技术。本发明一些实施例提供一种三维3D集成电路IC以及制造三维3D集成电路IC的方法。在一些实施例中，第二IC裸片通过第一接合结构接合到第一IC裸片。所述第一接合结构接触所述第一IC裸片的第一互连结构和所述第二IC裸片的第二互连结构，且具有混合接合在一起的第一部分和第二部分。第三IC裸片通过第三接合结构接合到所述第二IC裸片。所述第三接合结构包括贯穿所述第二IC裸片的所述第二衬底放置的第二TSV(贯穿衬底通路)且包含根据本发明的各种实施例的各种接合结构。

公开(公告)号：CN110277310A

公开(公告)日：2019-09-24

申请号：CN201811137035.4

申请日：2018-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林永隆 ,  萧豪毅 ,  黄志辉 ,  曾国华 ,  周正贤

IPC: H01L21/18 ,  H01L21/02

Abstract: 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。

公开(公告)号：CN106298715B

公开(公告)日：2019-04-05

申请号：CN201510852151.4

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄信耀 ,  庄俊杰 ,  王俊智 ,  陈昇照 ,  杨敦年 ,  洪丰基 ,  林永隆

IPC: H01L23/488

Abstract: 本发明涉及具有在集成芯片管芯之间垂直延伸的再分布层的多维集成芯片，其中再分布层横向偏离于背侧接合焊盘。多维集成芯片具有第一集成芯片管芯，第一集成芯片管芯的多个第一金属互连层设置在布置于第一半导体衬底的前侧上的第一层间介电层内。多维集成芯片还具有第二集成芯片管芯，第二集成芯片管芯的多个第二金属互连层设置在与第一ILD层邻接的第二层间介电层内。接合焊盘设置在延伸穿过第二半导体衬底的凹槽内。再分布层在横向偏离于接合焊盘的位置处在多个第一金属互连层与多个第二金属互连层之间垂直延伸。本发明实施例涉及混合接合焊盘结构。

公开(公告)号：CN108231694A

公开(公告)日：2018-06-29

申请号：CN201710990234.9

申请日：2017-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  刘冠良 ,  王文德 ,  林永隆

IPC: H01L23/10 ,  H01L23/31 ,  H01L25/07

Abstract: 三维(3D)集成电路(IC)包括第一IC管芯和第二IC管芯。第一IC管芯包括第一半导体衬底以及位于第一半导体衬底上方的第一互连结构。并且第二IC管芯包括第二半导体衬底以及将第二半导体衬底与第一互连结构分隔开的第二互连结构。密封环结构将第一互连结构与第二互连结构分隔开并且外围围绕第一IC管芯和第二IC管芯之间的气体储存器。密封环结构包括配置为允许气体在气体储存器和围绕3D IC的周围环境之间穿过的侧壁排气开口结构。本发明的实施例还涉及密封环结构及其形成方法。

公开(公告)号：CN113178434B

公开(公告)日：2024-04-16

申请号：CN202110002263.6

申请日：2021-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林永隆 ,  周正贤 ,  蔡正原 ,  吴国铭 ,  萧豪毅

IPC: H01L25/07 ,  H01L23/498 ,  H01L21/56 ,  H01L21/18

Abstract: 本发明涉及用于形成多维集成芯片结构的方法。在一些实施例中，方法可以通过将第二衬底接合至第一衬底的上表面来实施。第一边缘修整切割沿第一环路实施，并且延伸至第二衬底的第一外围部分中。第二边缘修整切割沿第二环路实施，并且延伸至第二衬底的第二外围部分中并且延伸至第一衬底中。第三边缘修整切割沿第三环路实施，并且延伸至第一衬底的第三外围部分中。本申请的实施例还涉及多维集成芯片结构。

公开(公告)号：CN116364644A

公开(公告)日：2023-06-30

申请号：CN202310422820.9

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  卢玠甫 ,  郑有宏 ,  林永隆 ,  蔡敏瑛

IPC: H01L21/762 ,  H01L21/683

Abstract: 本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。

公开(公告)号：CN110277310B

公开(公告)日：2023-01-20

申请号：CN201811137035.4

申请日：2018-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林永隆 ,  萧豪毅 ,  黄志辉 ,  曾国华 ,  周正贤

IPC: H01L21/18 ,  H01L21/02

Abstract: 本申请涉及半导体装置的制造方法。本发明实施例提供一种用于晶片接合的方法，其包含：提供晶片；在第一晶片的顶表面上形成牺牲层；修整所述第一晶片的边缘以获得第一晶片面积；清洁所述第一晶片的所述顶表面；去除所述牺牲层；和将所述第一晶片的所述顶表面接合到第二晶片，所述第二晶片具有大于所述第一晶片面积的第二晶片面积。

公开(公告)号：CN114952594A

公开(公告)日：2022-08-30

申请号：CN202210445941.0

申请日：2022-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林永隆 ,  吴国铭 ,  周正贤 ,  陈奕男 ,  陈升照 ,  蔡正原

IPC: B24B37/00 ,  B24B37/11 ,  B24B37/34 ,  B24B1/00

Abstract: 本公开的各种实施例是针对一种化学机械抛光(CMP)系统，所述化学机械抛光(CMP)系统包括第一CMP头及第二CMP头。第一CMP头被配置成保持工件，且包括跨及第一压力控制板设置的多个第一压力元件。第二CMP头被配置成保持工件。第二CMP头包括跨及第二压力控制板设置的多个第二压力元件。跨及第一压力控制板的所述多个第一压力元件的分布不同于跨及第二压力控制板的所述多个第二压力元件的分布。

公开(公告)号：CN110400774A

公开(公告)日：2019-11-01

申请号：CN201910118027.3

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周世培 ,  徐鸿文 ,  卢玠甫 ,  郑有宏 ,  林永隆 ,  蔡敏瑛

IPC: H01L21/762 ,  H01L21/683

Abstract: 本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。