-
公开(公告)号：CN114975511A
公开(公告)日：2022-08-30
申请号：CN202111187596.7
申请日：2021-10-12
申请人： 台湾积体电路制造股份有限公司
摘要： 本公开的各种实施例涉及一种存储器件。存储器件具有：第一晶体管，具有第一源极/漏极区及第二源极/漏极区，其中第一源极/漏极区及第二源极/漏极区设置在半导体衬底中。介电结构设置在半导体衬底之上。第一存储单元设置在介电结构中及半导体衬底之上，其中第一存储单元具有第一电极及第二电极，其中第一存储单元的第一电极电耦合到第一晶体管的第一源极/漏极区。第二存储单元设置在介电结构中及半导体衬底之上，其中第二存储单元具有第一电极及第二电极，其中第二存储单元的第一电极电耦合到第一晶体管的第二源极/漏极区。
-
公开(公告)号：CN110273140B
公开(公告)日：2022-02-11
申请号：CN201811440405.1
申请日：2018-11-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： C23C16/455 , C23C16/44 , H01L21/02
摘要： 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例，一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座，及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。
-
-
公开(公告)号：CN110660687B
公开(公告)日：2021-04-27
申请号：CN201910537975.0
申请日：2019-06-20
申请人： 台湾积体电路制造股份有限公司
摘要： 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。
-
公开(公告)号：CN107026183B
公开(公告)日：2021-04-20
申请号：CN201611222593.1
申请日：2016-12-27
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/146
摘要： 本发明的一些实施例提供一种半导体结构，包括：衬底、在衬底中的辐射感测区域以及衬底中的沟槽，其包括在沟槽的内壁上方的衬垫、在衬垫上方的FSG层、在FSG层上方的氧化物层以及在氧化物层上方的反射材料。半导体结构的辐射感测区域包括多个辐射感测单元。半导体结构的沟槽分隔至少两个辐射感测单元。半导体结构的FSG层包括至少2原子百分比的游离氟和约500埃至约1300埃的厚度。
-
公开(公告)号：CN108172560B
公开(公告)日：2020-09-22
申请号：CN201711230686.3
申请日：2017-11-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/488 , H01L23/50 , H01L21/60
摘要： 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。
-
公开(公告)号：CN110273140A
公开(公告)日：2019-09-24
申请号：CN201811440405.1
申请日：2018-11-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： C23C16/455 , C23C16/44 , H01L21/02
摘要： 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例，一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座，及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。
-
公开(公告)号：CN109801931A
公开(公告)日：2019-05-24
申请号：CN201810749873.0
申请日：2018-07-10
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/146
摘要： 本发明一些实施例公开一种半导体结构和半导体结构制造方法。其中，半导体结构包含：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。本发明一些实施例还公开一种相关联制造方法。
-
公开(公告)号：CN109427832A
公开(公告)日：2019-03-05
申请号：CN201711246847.8
申请日：2017-12-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/146
CPC分类号： H01L27/14629 , H01L27/14607 , H01L27/14601 , H01L27/1463
摘要： 本公开实施例涉及影像感应器集成芯片，其具有的深沟槽隔离结构具有反射元件。影像感应器集成芯片包含影像感应元件安排在基底内，多个突出部沿着基底的第一侧安排在影像感应元件之上，一或更多吸收增强层安排在这些突出部上方且在突出部之间，多个深沟槽隔离结构安排于沟槽内且设置于影像感应元件的相对两侧，并从基底的第一侧延伸至基底内，这些深沟槽隔离结构各自包含反射元件，其具有一或更多反射区配置为反射电磁辐射。通过使用反射元件反射电磁辐射，使相邻的像素区之间的串音(cross-talk)减少，藉此改善影像感应器集成芯片的效能。
-
公开(公告)号：CN105280812B
公开(公告)日：2018-02-13
申请号：CN201510114823.1
申请日：2015-03-16
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L45/00
CPC分类号： H01L45/1253 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/16
摘要： 一些实施例涉及电阻式随机存取存储器(RRAM)。该RRAM包括RRAM底部金属电极、布置在RRAM底部金属电极上方的可变电阻介电层以及布置在可变电阻介电层上方的RRAM顶部金属电极。覆盖层布置在RRAM顶部金属电极上方。覆盖层的下表面和RRAM顶部金属电极的上表面在界面处接触。保护侧壁邻近RRAM顶部金属电极的外侧壁。保护侧壁具有与RRAM顶部金属电极的上表面接触覆盖层的下表面的界面至少基本对准的上表面。本发明还涉及用于RRAM的保护侧壁技术。
-
-
-
-
-
-
-
-
-
搜索结果
153 条记录 (耗时 0.048 秒)
