公开(公告)号：CN117995695A

公开(公告)日：2024-05-07

申请号：CN202311506447.1

申请日：2023-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国铭 ,  杨开云 ,  陈昇照 ,  萧豪毅 ,  杨哲维 ,  蔡正原 ,  喻中一

IPC: H01L21/60 ,  H01L21/54 ,  H01L23/24 ,  H10B80/00

Abstract: 本文描述的一些实施包括形成集成电路的方法。此方法包括使用支撑填充混合物，其包括在半导体衬底的堆叠的侧向间隙区中以及沿着半导体衬底的堆叠的周边区的各种类型的复合颗粒的组合。组合中包含的一种类型的复合颗粒可以是尺寸相对较小，并包含光滑的表面，可允许复合颗粒深入到侧向间隙区中。包含多种类型的复合颗粒组合的支撑填充混合物的特性可以控制下游制造期间的热诱导应力，以减少支撑填充混合物及/或半导体衬底的堆叠中出现缺陷的可能性。

公开(公告)号：CN115346990A

公开(公告)日：2022-11-15

申请号：CN202210144110.X

申请日：2022-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李璧伸 ,  卫怡扬 ,  金海光 ,  匡训冲 ,  蔡正原

IPC: H01L27/11507 ,  H01L23/538

Abstract: 在一些实施例中，本公开涉及一种形成集成芯片的方法。该方法包括在衬底上方形成下电极层，以及在下电极层上方形成未图案化的非晶初始层。在未图案化的非晶初始层上形成具有基本均匀的非晶相的中间铁电材料层。执行退火工艺以将中间铁电材料层改变为具有基本均匀的正交晶相的铁电材料层。在铁电材料层上方形成上电极层。对上电极层、铁电材料层、未图案化的非晶初始层和下电极层执行一个或多个图案化工艺以形成铁电存储器器件。在铁电存储器器件上方形成上ILD层，并且形成上互连件以接触铁电存储器器件。本公开的实施例还涉及一种集成芯片。

公开(公告)号：CN114975511A

公开(公告)日：2022-08-30

申请号：CN202111187596.7

申请日：2021-10-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江法伸 ,  陈侠威 ,  匡训冲 ,  金海光 ,  蔡正原

IPC: H01L27/24 ,  G11C7/18 ,  G11C8/14

Abstract: 本公开的各种实施例涉及一种存储器件。存储器件具有：第一晶体管，具有第一源极/漏极区及第二源极/漏极区，其中第一源极/漏极区及第二源极/漏极区设置在半导体衬底中。介电结构设置在半导体衬底之上。第一存储单元设置在介电结构中及半导体衬底之上，其中第一存储单元具有第一电极及第二电极，其中第一存储单元的第一电极电耦合到第一晶体管的第一源极/漏极区。第二存储单元设置在介电结构中及半导体衬底之上，其中第二存储单元具有第一电极及第二电极，其中第二存储单元的第一电极电耦合到第一晶体管的第二源极/漏极区。

公开(公告)号：CN110273140B

公开(公告)日：2022-02-11

申请号：CN201811440405.1

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志辉 ,  李升展 ,  周正贤 ,  蔡正原

IPC: C23C16/455 ,  C23C16/44 ,  H01L21/02

Abstract: 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例，一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座，及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。

公开(公告)号：CN113346011A

公开(公告)日：2021-09-03

申请号：CN202011221691.X

申请日：2020-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟嘉文 ,  蔡正原 ,  金海光 ,  潘兴强

IPC: H01L45/00 ,  H01L27/24

Abstract: 一些实施例涉及一种存储器装置。所述存储器装置包括上覆在衬底之上的底部电极。数据存储层上覆在底部电极之上。顶部电极上覆在数据存储层之上。在数据存储层内可选择性地形成导电桥，以将底部电极耦合到顶部电极。扩散阻挡层设置在数据存储层与顶部电极之间。

公开(公告)号：CN110660687B

公开(公告)日：2021-04-27

申请号：CN201910537975.0

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  周正贤 ,  蔡正原 ,  黄志辉 ,  吴国铭

IPC: H01L21/60 ,  H01L23/00

Abstract: 在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。

公开(公告)号：CN107026183B

公开(公告)日：2021-04-20

申请号：CN201611222593.1

申请日：2016-12-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李昇展 ,  黄志辉 ,  蔡正原 ,  杜友伦

IPC: H01L27/146

Abstract: 本发明的一些实施例提供一种半导体结构，包括：衬底、在衬底中的辐射感测区域以及衬底中的沟槽，其包括在沟槽的内壁上方的衬垫、在衬垫上方的FSG层、在FSG层上方的氧化物层以及在氧化物层上方的反射材料。半导体结构的辐射感测区域包括多个辐射感测单元。半导体结构的沟槽分隔至少两个辐射感测单元。半导体结构的FSG层包括至少2原子百分比的游离氟和约500埃至约1300埃的厚度。

公开(公告)号：CN108172560B

公开(公告)日：2020-09-22

申请号：CN201711230686.3

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张耀文 ,  徐晨祐 ,  郑光茗 ,  蔡正原

IPC: H01L23/488 ,  H01L23/50 ,  H01L21/60

Abstract: 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。

公开(公告)号：CN110273140A

公开(公告)日：2019-09-24

申请号：CN201811440405.1

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄志辉 ,  李升展 ,  周正贤 ,  蔡正原

IPC: C23C16/455 ,  C23C16/44 ,  H01L21/02

Abstract: 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例，一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座，及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。

公开(公告)号：CN109801931A

公开(公告)日：2019-05-24

申请号：CN201810749873.0

申请日：2018-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李升展 ,  陈奕男 ,  陈子祥 ,  王昱仁 ,  江彦廷 ,  周正贤 ,  蔡正原

IPC: H01L27/146

Abstract: 本发明一些实施例公开一种半导体结构和半导体结构制造方法。其中，半导体结构包含：半导体衬底，其具有前表面及背向所述前表面的后表面；填充材料，其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底，所述填充材料包含上部分及下部分，所述上部分与所述半导体衬底接触；及外延层，其加衬于所述填充材料的所述下部分与所述半导体衬底之间。本发明一些实施例还公开一种相关联制造方法。