-
公开(公告)号：CN109585280B
公开(公告)日：2021-05-04
申请号：CN201811102054.3
申请日：2018-09-20
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/033 , H01L21/336
摘要： 形成半导体装置的方法包括沉积介电层于基板上，进行第一图案化以形成开口于介电层中，并沉积氧化物膜于介电层上及介电层的开口中，且氧化物膜接触介电层。氧化物膜由多个前驱物形成，且前驱物不含氧气。沉积氧化物膜的步骤包括形成前驱物的第一前驱物的等离子体。
-
公开(公告)号：CN112030122A
公开(公告)日：2020-12-04
申请号：CN201910788969.2
申请日：2019-08-26
申请人： 台湾积体电路制造股份有限公司
摘要： 一种溅射系统包括：真空腔室；电源，具有耦合到背板的极，背板用于在真空腔室内保持靶；基座，用于在真空腔室内保持衬底；以及飞行时间照相机，被定位成扫描保持到背板的靶的表面。飞行时间照相机可用于获得与在靶处于低于大气压的压力下的同时所述靶的形貌有关的信息。靶信息可用于管理溅射系统的操作。管理溅射系统的操作可包括设定沉积工艺的可调节参数或决定何时替换溅射靶。可使用机器学习以将飞行时间照相机数据应用于管理溅射系统操作。
-
公开(公告)号：CN107665857B
公开(公告)日：2020-07-10
申请号：CN201611091047.9
申请日：2016-12-01
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768
摘要： 一种方法包括在第一硬掩模层上方形成含碳层，含碳层具有大于约25％的碳原子百分比；在含碳层上方形成覆盖层；在覆盖层上方形成第一光刻胶；和将第一光刻胶用作第一蚀刻掩模，蚀刻覆盖层和含碳层。然后，去除第一光刻胶。在覆盖层上方形成第二光刻胶。将第二光刻胶用作第二蚀刻掩模，蚀刻覆盖层和含碳层。去除第二光刻胶。将含碳层用作蚀刻掩模，蚀刻位于含碳层下方的第三光刻胶。将第三光刻胶用作蚀刻掩模蚀刻位于第三光刻胶下面的介电层以形成通孔开口。用导电材料填充通孔开口。本发明实施例涉及用于形成具有笔直轮廓的通孔的多重图案化。
-
公开(公告)号：CN108231667A
公开(公告)日：2018-06-29
申请号：CN201711295814.2
申请日：2017-12-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768
摘要： 本公开提供半导体装置结构及其形成方法。上述方法包含将半导体基底置于物理气相沉积腔室内。上述方法也包含导入等离子体形成气体至物理气相沉积腔室内，其中等离子体形成气体含有含氧气体。上述方法还包含施加射频功率至位于物理气相沉积腔室内的金属靶，以激发等离子体形成气体而产生等离子体。此外，上述方法包含将等离子体导向位于物理气相沉积腔室内的金属靶，使得蚀刻停止层形成于半导体基底上。
-
公开(公告)号：CN104701143A
公开(公告)日：2015-06-10
申请号：CN201410756796.3
申请日：2014-12-10
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/027
摘要： 本发明提供了用于鲁棒金属化剖面的双层硬掩模。通过形成具有不同密度的两个或多个硬掩模的层形成鲁棒金属化剖面。多层金属硬掩模在例如50nm及以下的小部件尺寸工艺中尤其有用。下层具有较高密度。通过这种方式，由下层提供足够的工艺窗口并且同时，由上层提供圆形硬掩模剖面。
-
公开(公告)号：CN1458680A
公开(公告)日：2003-11-26
申请号：CN02120268.0
申请日：2002-05-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/768 , H01L21/3205
摘要： 一种铜金属化制作工艺的低电阻值阻挡层的制造方法，利用改变物理气相沉积法或化学气相沉积法中的含氮反应气体流量，使所沉积的氮化钽薄膜中所含有的氮原子浓度由底面向表面递减，而形成表面为钽金属结构的氮化钽阻挡层。应用此铜金属化制作工艺的低电阻值阻挡层的制造方法，可结合钽金属与氮化钽材料的结构特性，使阻挡层同时具有良好的附着性与阻隔效果，改善一般铜金属内联机的回拉现象。如此一来，可提升铜制作工艺中集成电路多层金属内联机(Multilevel Interconnect)的导电稳定性，而提高其抗电迁移阻抗及产品可靠度。
-
-
公开(公告)号：CN112299362A
公开(公告)日：2021-02-02
申请号：CN201911175794.4
申请日：2019-11-26
申请人： 台湾积体电路制造股份有限公司
摘要： 本公开的各种实施例涉及一种微机电系统(MEMS)装置。所述微机电系统装置包括介电结构，介电结构设置在第一半导体衬底之上，其中介电结构至少局部地界定空腔。第二半导体衬底设置在介电结构之上。所述第二半导体衬底包括可移动体，其中可移动体的相对的侧壁设置在空腔的相对的侧壁之间。防粘连结构设置在可移动体与介电结构之间，其中防粘连结构是第一硅系半导体。
-
公开(公告)号：CN110416184A
公开(公告)日：2019-11-05
申请号：CN201910315670.5
申请日：2019-04-17
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/538 , H01L21/768
摘要： 本公开涉及一种半导体结构及其形成方法，该半导体结构包含导电部件、位于下层结构之上的第一金属基蚀刻停止层、位于第一金属基蚀刻停止层之上的无金属蚀刻停止层、位于无金属蚀刻停止层之上的第二金属基蚀刻停止层、位于第二金属基蚀刻停止层之上的层间介电层、以及互连结构，互连结构延伸穿过第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层，其中互连结构的底部分直接接触导电部件。第一金属基蚀刻停止层可包含第一金属成分，具有铝、钽、钛、或铪的其中一者，且第二金属基蚀刻停止层可包含与第一金属成分相同或不同的第二金属成分。第一金属基蚀刻停止层与第二金属基蚀刻停止层可均不包含硅。
-
公开(公告)号：CN109585280A
公开(公告)日：2019-04-05
申请号：CN201811102054.3
申请日：2018-09-20
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/033 , H01L21/336
摘要： 形成半导体装置的方法包括沉积介电层于基板上，进行第一图案化以形成开口于介电层中，并沉积氧化物膜于介电层上及介电层的开口中，且氧化物膜接触介电层。氧化物膜由多个前驱物形成，且前驱物不含氧气。沉积氧化物膜的步骤包括形成前驱物的第一前驱物的等离子体。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.067 秒)
