-
公开(公告)号：CN110416184B
公开(公告)日：2021-10-08
申请号：CN201910315670.5
申请日：2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本公开涉及一种半导体结构及其形成方法，该半导体结构包含导电部件、位于下层结构之上的第一金属基蚀刻停止层、位于第一金属基蚀刻停止层之上的无金属蚀刻停止层、位于无金属蚀刻停止层之上的第二金属基蚀刻停止层、位于第二金属基蚀刻停止层之上的层间介电层、以及互连结构，互连结构延伸穿过第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层，其中互连结构的底部分直接接触导电部件。第一金属基蚀刻停止层可包含第一金属成分，具有铝、钽、钛、或铪的其中一者，且第二金属基蚀刻停止层可包含与第一金属成分相同或不同的第二金属成分。第一金属基蚀刻停止层与第二金属基蚀刻停止层可均不包含硅。
-
公开(公告)号：CN113284876A
公开(公告)日：2021-08-20
申请号：CN202110184546.7
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括：在介电层中形成铜互连件；以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度，将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合，它们的每个可以最小化界面处铜空位的累积。
-
公开(公告)号：CN114883260A
公开(公告)日：2022-08-09
申请号：CN202210113447.4
申请日：2022-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在实施例中，半导体装置的制造方法包括在第一金属间介电层中形成第一导电特征；在第一导电特征上沉积阻挡层且阻挡层物理接触第一导电特征；在第一金属间介电层上沉积第一介电层且第一介电层与第一金属间介电层物理接触；在第一介电层上沉积第二介电层且第二介电层与第一介电层物理接触；移除阻挡层；在任何物理接触第一导电特征和第二介电层的上方位置沉积蚀刻停止层；在蚀刻停止层上方形成第二金属间介电层；在第二金属间介电层和蚀刻停止层中蚀刻开口以显露第一导电特征；以及在开口中形成第二导电特征。
-
公开(公告)号：CN113964083A
公开(公告)日：2022-01-21
申请号：CN202110569696.X
申请日：2021-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 本公开涉及具有电介质帽盖层和蚀刻停止层堆叠的互连结构。一种形成半导体器件的方法包括：在设置在衬底之上的第一电介质层中形成第一导电特征；在第一导电特征的远离衬底的上表面之上形成金属帽盖层；在第一电介质层的上表面之上并且与金属帽盖层横向相邻地选择性地形成电介质帽盖层，其中，金属帽盖层被电介质帽盖层暴露；以及在金属帽盖层和电介质帽盖层之上形成蚀刻停止层堆叠，其中，蚀刻停止层堆叠包括多个蚀刻停止层。
-
公开(公告)号：CN111128862A
公开(公告)日：2020-05-08
申请号：CN201911051180.5
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种集成电路的制造方法，包括：于基板上图案化多个光遮罩层；利用原子层沉积将第一材料部分回填至图案化的光遮罩层；利用原子层沉积将第二材料完全回填至图案化的光遮罩层；移除光遮罩层以形成遮罩结构，其包括第一材料与第二材料至少其一；以及转移遮罩结构所形成的图案至基板，并移除遮罩结构。第一材料包括二氧化硅、碳化硅或碳材料，而第二材料包括金属氧化物或金属氮化物材料。
-
Patent Agency Ranking
公开(公告)号：CN110416184A
公开(公告)日：2019-11-05
申请号：CN201910315670.5
申请日：2019-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本公开涉及一种半导体结构及其形成方法，该半导体结构包含导电部件、位于下层结构之上的第一金属基蚀刻停止层、位于第一金属基蚀刻停止层之上的无金属蚀刻停止层、位于无金属蚀刻停止层之上的第二金属基蚀刻停止层、位于第二金属基蚀刻停止层之上的层间介电层、以及互连结构，互连结构延伸穿过第一金属基蚀刻停止层、无金属蚀刻停止层、及第二金属基蚀刻停止层，其中互连结构的底部分直接接触导电部件。第一金属基蚀刻停止层可包含第一金属成分，具有铝、钽、钛、或铪的其中一者，且第二金属基蚀刻停止层可包含与第一金属成分相同或不同的第二金属成分。第一金属基蚀刻停止层与第二金属基蚀刻停止层可均不包含硅。
-
公开(公告)号：CN109585280A
公开(公告)日：2019-04-05
申请号：CN201811102054.3
申请日：2018-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/336
Abstract: 形成半导体装置的方法包括沉积介电层于基板上，进行第一图案化以形成开口于介电层中，并沉积氧化物膜于介电层上及介电层的开口中，且氧化物膜接触介电层。氧化物膜由多个前驱物形成，且前驱物不含氧气。沉积氧化物膜的步骤包括形成前驱物的第一前驱物的等离子体。
-
公开(公告)号：CN109216263A
公开(公告)日：2019-01-15
申请号：CN201711310010.5
申请日：2017-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开实施例描述一种于光刻胶层上形成一介电层或一介电质堆叠的方法，同时最小化或避免对光刻胶造成损害。此外，介电层或介电质堆叠可填充高深宽比的开口且可经由蚀刻而移除。介电层或介电质堆叠可经由一共形的低温化学气相沉积工艺或使用多个前驱物及等离子体或反应气体之一共形的低温原子层沉积工艺而沉积。
-
公开(公告)号：CN113284876B
公开(公告)日：2024-12-20
申请号：CN202110184546.7
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括：在介电层中形成铜互连件；以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度，将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合，它们的每个可以最小化界面处铜空位的累积。
-
公开(公告)号：CN116565021A
公开(公告)日：2023-08-08
申请号：CN202310395054.1
申请日：2023-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L23/48 , H01L23/538 , H01L21/764
Abstract: 一种半导体装置及其制造方法，半导体装置包括第一导电特征；在第一导电特征上方的第一介电层；延伸穿过第一介电层的第二导电特征；在第一介电层与第二导电特征之间的气隙；以及在第二导电特征及第一介电层上方的蚀刻停止层。蚀刻停止层覆盖气隙，且气隙在蚀刻停止层的最底部表面上方延伸。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.035 seconds)
