-
公开(公告)号：CN114914201A
公开(公告)日：2022-08-16
申请号：CN202210319350.9
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/538 , H01L27/088
Abstract: 一种集成电路结构与其制造方法，方法包含形成晶体管在基材的前侧上；形成前侧内连接结构在晶体管上，其中前侧内连接结构包含导线层，且导通孔内连接至导线层；形成第一接合层在前侧内连接结构上；形成第二接合层在承载基材上；通过挤压第一接合层至第二接合层，以接合前侧内连接结构与承载基材；以及接合前侧内连接结构与承载基材后，形成背侧内连接结构在基材的背侧上。
-
公开(公告)号：CN113284876A
公开(公告)日：2021-08-20
申请号：CN202110184546.7
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括：在介电层中形成铜互连件；以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度，将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合，它们的每个可以最小化界面处铜空位的累积。
-
公开(公告)号：CN103972208A
公开(公告)日：2014-08-06
申请号：CN201310167362.5
申请日：2013-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/485
CPC classification number: H01L23/53238 , H01L21/76829 , H01L21/76832 , H01L21/76835 , H01L21/76849 , H01L23/528 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及改进后段工艺(BEOL)可靠性的方法和装置。在一些实施例中，该方法在半导体衬底上方形成具有一个或多个金属层结构的极低k(ELK)介电层。在ELK介电层上方在一个或多个金属层结构之间的位置形成第一保护层。然后在一个或多个金属层结构上方在通过第一保护层与ELK介电层分离开的位置沉积第二保护层。第一保护层具有限制第二保护层和ELK介电层之间的相互作用的高选择性，从而降低原子从第二保护层至ELK介电层的扩散并且改进ELK介电层的电介质击穿。公开了用于改进的沉积选择性的保护层。
-
公开(公告)号：CN113284876B
公开(公告)日：2024-12-20
申请号：CN202110184546.7
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本文公开了沿接触蚀刻停止层(CESL)和互连件之间的界面表现出减少的铜空位累积的互连结构以及制造方法。方法包括：在介电层中形成铜互连件；以及在铜互连件和介电层上方沉积金属氮化物CESL。金属氮化物CESL和铜互连件之间的界面具有第一表面氮浓度、第一氮浓度和/或第一数量的氮‑氮结合。实施氮等离子体处理以修改金属氮化物CESL和铜互连件之间的界面。氮等离子体处理将第一表面氮浓度增大至第二表面氮浓度，将第一氮浓度增大至第二氮浓度和/或将第一数量的氮‑氮结合增大至第二数量的氮‑氮结合，它们的每个可以最小化界面处铜空位的累积。
-
Patent Agency Ranking
公开(公告)号：CN115863186A
公开(公告)日：2023-03-28
申请号：CN202210811598.7
申请日：2022-07-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/528 , H01L25/065
Abstract: 本发明的实施例提供了一种形成封装件的方法，包括将第一晶圆接合至第二晶圆，在第一晶圆上执行修整工艺，以及沉积与第一晶圆的侧壁接触的侧壁保护层。沉积侧壁保护层包括沉积与第一晶圆的侧壁接触的高密度材料。侧壁保护层具有高于氧化硅的密度。方法还包括去除与第一晶圆重叠的侧壁保护层的水平部分，以及在第一晶圆上方形成互连结构。互连结构电连接至第一晶圆中的集成电路器件。
-
公开(公告)号：CN115810592A
公开(公告)日：2023-03-17
申请号：CN202210720022.X
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L21/50 , H01L23/538 , H01L21/768 , H01L23/10
Abstract: 一种形成半导体结构的方法包括在第一晶圆上形成第一接合层，以及形成延伸至第一接合层中的第一导热通道。第一导热通道的第一导热率值高于第一接合层的第二导热率值。该方法还包括在第二晶圆上形成第二接合层，以及形成延伸至第二接合层中的第二导热通道。第二导热通道的第三导热率值高于第二接合层的第四导热率值。将第一晶圆接合至第二晶圆，并且第一导热通道至少物理接触第二导热通道。在第一晶圆上方形成互连结构。互连结构电连接至第一晶圆中的集成电路器件。本发明的实施例还涉及半导体结构。
-
公开(公告)号：CN103972208B
公开(公告)日：2018-05-11
申请号：CN201310167362.5
申请日：2013-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/485
CPC classification number: H01L23/53238 , H01L21/76829 , H01L21/76832 , H01L21/76835 , H01L21/76849 , H01L23/528 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及改进后段工艺(BEOL)可靠性的方法和装置。在一些实施例中，该方法在半导体衬底上方形成具有一个或多个金属层结构的极低k(ELK)介电层。在ELK介电层上方在一个或多个金属层结构之间的位置形成第一保护层。然后在一个或多个金属层结构上方在通过第一保护层与ELK介电层分离开的位置沉积第二保护层。第一保护层具有限制第二保护层和ELK介电层之间的相互作用的高选择性，从而降低原子从第二保护层至ELK介电层的扩散并且改进ELK介电层的电介质击穿。公开了用于改进的沉积选择性的保护层。
-
公开(公告)号：CN104051256B
公开(公告)日：2018-04-17
申请号：CN201310314310.6
申请日：2013-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105 , H01L21/3213
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，制造半导体器件的方法包括在工件上方形成蚀刻停止层。蚀刻停止层相对于所述工件的材料层具有大于约4至约30的蚀刻选择比。所述方法包括在所述蚀刻停止层上方形成绝缘材料层；以及将所述蚀刻停止层用作为蚀刻停止对绝缘材料层进行图案化。
-
公开(公告)号：CN104051256A
公开(公告)日：2014-09-17
申请号：CN201310314310.6
申请日：2013-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3105 , H01L21/3213
CPC classification number: H01L21/31116 , H01L21/76802 , H01L21/76807 , H01L21/76829 , H01L21/76832 , H01L21/76834 , H01L22/26 , H01L23/53238 , H01L23/5329 , H01L23/53295
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，制造半导体器件的方法包括在工件上方形成蚀刻停止层。蚀刻停止层相对于所述工件的材料层具有大于约4至约30的蚀刻选择比。所述方法包括在所述蚀刻停止层上方形成绝缘材料层；以及将所述蚀刻停止层用作为蚀刻停止对绝缘材料层进行图案化。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
