公开(公告)号：CN108735712B

公开(公告)日：2021-07-27

申请号：CN201710929998.7

申请日：2017-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施伯铮 ,  周家政 ,  李俊德

IPC: H01L23/532 ,  H01L21/768

Abstract: 超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。

公开(公告)号：CN107154395B

公开(公告)日：2021-07-09

申请号：CN201710118081.9

申请日：2017-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  纪志坚 ,  柯忠祁 ,  张耀仁 ,  高承远 ,  郭凯翔 ,  施伯铮 ,  李资良 ,  阮俊亿

IPC: H01L23/528 ,  H01L21/60

Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。

公开(公告)号：CN110034008A

公开(公告)日：2019-07-19

申请号：CN201811381318.3

申请日：2018-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  李俊德 ,  施伯铮 ,  包天一

IPC: H01L21/02 ,  H01L21/762

Abstract: 本文描述的实施例总体涉及用于形成低k电介质的方法和由此形成的结构。在一些实施例中，在半导体衬底上方形成电介质。电介质具有等于或小于3.9的k值。形成电介质包括使用等离子体增强化学汽相沉积(PECVD)。PECVD包括使甲基二乙氧基硅烷(mDEOS，C5H14O2Si)前体气体流动，使氧(O2)前体气体流动；以及使载气流动。mDEOS前体气体的流量与载气的流量的比率小于或等于0.2。本发明实施例涉及低k电介质及其形成工艺。

公开(公告)号：CN102437102B

公开(公告)日：2014-06-18

申请号：CN201110268878.X

申请日：2011-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠祁 ,  周家政 ,  林耕竹 ,  刘中伟 ,  郑双铭 ,  陈美玲

IPC: H01L21/768 ,  H01L21/3105

CPC classification number: H01L21/768 ,  H01L21/02126 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/3105 ,  H01L21/70 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76825 ,  H01L21/76828

Abstract: 本发明提供一种用于在衬底上形成互连件的方法和装置，包括在超低k电介质中蚀刻图样并使用活化能辅助烘烤从超低k电介质中去除湿气。在活化能辅助烘烤期间，以大约300至400摄氏度的温度，加热超低k电介质并将其暴露给仅具有大于400nm波长的光大约1至20分钟。在湿式清洁之后或者在化学机械抛光之后或者在二者之后执行活化能辅助烘烤。

公开(公告)号：CN100539075C

公开(公告)日：2009-09-09

申请号：CN200710138378.8

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  卢永诚 ,  郑培仁 ,  周家政 ,  林耕竹 ,  柯忠祁 ,  包天一 ,  郑双铭

IPC: H01L21/768 ,  H01L21/31

CPC classification number: H01L21/7682 ,  H01L21/76807 ,  H01L21/76835 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种双层多孔性介电层和半导体介电层内连线结构及其制造方法。该双层多孔性介电层和半导体介电层内连线结构包括底层介电层和顶层介电层。底层介电层与顶层介电层的原子成分相同，但介电常数值较高，且底层介电层成为顶层介电层的蚀刻停止层，顶层介电层可作为化学机械研磨停止层。双层多孔性介电层和半导体介电层内连线结构的制造方法包括形成具有第一成孔剂含量的底层介电层；形成顶层介电层，其成孔剂含量较上述第一成孔剂含量高；进行固化工艺，以使底层介电层残留的成孔剂含量比顶层介电层少。本发明使得顶部介电层的介电常数较低，同时维持与现有技术较高介电常数的单层介电层同样的薄膜硬度，并可降低工艺成本。

公开(公告)号：CN115763263A

公开(公告)日：2023-03-07

申请号：CN202210553351.X

申请日：2022-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  柯忠祁 ,  李资良

IPC: H01L21/48 ,  H01L21/56 ,  H01L21/768 ,  H01L23/538

Abstract: 一种形成半导体结构的方法，包括将第一晶圆接合至第二晶圆，以及对第一晶圆执行修整工艺。去除第一晶圆的边缘部分。在修整工艺之后，第一晶圆具有从第二晶圆的第二侧壁横向凹进的第一侧壁。沉积与第一晶圆的侧壁接触的保护层，其中，沉积工艺包括沉积与第一侧壁接触的不含氧材料。该方法还包括去除与第一晶圆重叠的保护层的水平部分，以及在第一晶圆上方形成互连结构，其中，互连结构电连接至第一晶圆中的集成电路器件。

公开(公告)号：CN115241123A

公开(公告)日：2022-10-25

申请号：CN202210409342.3

申请日：2022-04-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  柯忠祁 ,  李资良

IPC: H01L21/768

Abstract: 本公开涉及半导体器件及其形成方法。一种结构包括：第一导电特征、在第一导电特征之上的第一蚀刻停止层、在第一蚀刻停止层之上的电介质层以及在电介质层和第一蚀刻停止层中的第二导电特征。第二导电特征在第一导电特征之上并且与第一导电特征接触。空气间隔件环绕第二导电特征，并且第二导电特征的侧壁暴露于空气间隔件。保护环进一步环绕第二导电特征，并且保护环将第二导电特征与空气间隔件完全分离。

公开(公告)号：CN107665857B

公开(公告)日：2020-07-10

申请号：CN201611091047.9

申请日：2016-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈濬凯 ,  许仲豪 ,  周家政 ,  柯忠祁 ,  李资良 ,  陈志壕 ,  潘兴强

IPC: H01L21/768

Abstract: 一种方法包括在第一硬掩模层上方形成含碳层，含碳层具有大于约25％的碳原子百分比；在含碳层上方形成覆盖层；在覆盖层上方形成第一光刻胶；和将第一光刻胶用作第一蚀刻掩模，蚀刻覆盖层和含碳层。然后，去除第一光刻胶。在覆盖层上方形成第二光刻胶。将第二光刻胶用作第二蚀刻掩模，蚀刻覆盖层和含碳层。去除第二光刻胶。将含碳层用作蚀刻掩模，蚀刻位于含碳层下方的第三光刻胶。将第三光刻胶用作蚀刻掩模蚀刻位于第三光刻胶下面的介电层以形成通孔开口。用导电材料填充通孔开口。本发明实施例涉及用于形成具有笔直轮廓的通孔的多重图案化。

公开(公告)号：CN108735712A

公开(公告)日：2018-11-02

申请号：CN201710929998.7

申请日：2017-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施伯铮 ,  周家政 ,  李俊德

IPC: H01L23/532 ,  H01L21/768

Abstract: 超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。

公开(公告)号：CN107154395A

公开(公告)日：2017-09-12

申请号：CN201710118081.9

申请日：2017-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周家政 ,  纪志坚 ,  柯忠祁 ,  张耀仁 ,  高承远 ,  郭凯翔 ,  施伯铮 ,  李资良 ,  阮俊亿

IPC: H01L23/528 ,  H01L21/60

CPC classification number: H01L21/76835 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76816 ,  H01L21/76826 ,  H01L21/76838 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76879 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/845 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53295 ,  H01L29/66545 ,  H01L29/7851 ,  H01L23/528 ,  H01L24/27

Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。