-
公开(公告)号：CN108735712B
公开(公告)日：2021-07-27
申请号：CN201710929998.7
申请日：2017-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。
-
公开(公告)号：CN107154395B
公开(公告)日：2021-07-09
申请号：CN201710118081.9
申请日：2017-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。
-
公开(公告)号：CN106941092A
公开(公告)日：2017-07-11
申请号：CN201610649787.3
申请日：2016-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 集成电路结构包括具有第一k值的第一低k介电层以及具有低于第一k值的第二k值的第二低k介电层。第二低k介电层位于第一低k介电层上面。双镶嵌结构包括具有位于第一低k介电层中的部分的通孔以及位于通孔上方并且连接至通孔的金属线。该金属线包括位于第二低k介电层中的部分。本发明的实施例还涉及集成电路结构的形成方法。
-
公开(公告)号：CN116417504A
公开(公告)日：2023-07-11
申请号：CN202310033032.0
申请日：2023-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本文提供了半导体器件和制造半导体器件的方法，其中，在导电接触件上方选择性地沉积蚀刻停止层。在蚀刻停止层上方形成介电层，并且形成穿过介电层和蚀刻停止层的开口以暴露导电接触件。然后沉积导电材料以填充开口。
-
公开(公告)号：CN106941092B
公开(公告)日：2019-12-27
申请号：CN201610649787.3
申请日：2016-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 集成电路结构包括具有第一k值的第一低k介电层以及具有低于第一k值的第二k值的第二低k介电层。第二低k介电层位于第一低k介电层上面。双镶嵌结构包括具有位于第一低k介电层中的部分的通孔以及位于通孔上方并且连接至通孔的金属线。该金属线包括位于第二低k介电层中的部分。本发明的实施例还涉及集成电路结构的形成方法。
-
Patent Agency Ranking
公开(公告)号：CN108735712A
公开(公告)日：2018-11-02
申请号：CN201710929998.7
申请日：2017-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。
-
公开(公告)号：CN107154395A
公开(公告)日：2017-09-12
申请号：CN201710118081.9
申请日：2017-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/60
CPC classification number: H01L21/76835 , H01L21/76801 , H01L21/76807 , H01L21/76816 , H01L21/76826 , H01L21/76838 , H01L21/7684 , H01L21/76843 , H01L21/76879 , H01L21/823431 , H01L21/823475 , H01L21/845 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L29/66545 , H01L29/7851 , H01L23/528 , H01L24/27
Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。
-
公开(公告)号：CN107680943B
公开(公告)日：2020-04-07
申请号：CN201710481933.0
申请日：2017-06-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供了一种器件、结构和方法，由此插入层被利用以为较弱和较柔软的介电层提供附加的支撑。插入层可应用在两个较弱的介电层之间或者插入层可以单层介电材料方式使用。一旦形成，沟槽和通孔被形成在复合层内，并且插入层帮助提供将限制或消除不期望的弯曲或其他结构移动的支撑，不期望的弯曲或其他结构移动可能妨碍诸如用导电材料填充沟槽和通孔的后续工艺步骤。本发明实施例涉及多层膜器件及方法。
-
公开(公告)号：CN105679651A
公开(公告)日：2016-06-15
申请号：CN201610031430.9
申请日：2011-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/768 , H01L23/532
CPC classification number: H01L23/53295 , H01L21/02126 , H01L21/02167 , H01L21/02211 , H01L21/02274 , H01L21/02304 , H01L21/76807 , H01L21/76829 , H01L21/76832 , H01L21/76835 , H01L23/53223 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种内连线结构的形成方法，在内连线结构的形成中，于介电层内形成金属图形，使用前驱物以及包含碳的碳源气体作为前驱物，在金属图形及介电层之上形成蚀刻停止层，碳源气体中不含有二氧化碳，前驱物则选自于由1-甲基硅烷、2-甲基硅烷、3-甲基硅烷、4-甲基硅烷以及前述的组合所组成的群组。采用本发明提供的内连线结构的形成方法，实验显示蚀刻停止层具有非常低的介电常数值，其可介于约3.0至约4.0之间。
-
公开(公告)号：CN103367310A
公开(公告)日：2013-10-23
申请号：CN201210258769.4
申请日：2012-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/532 , H01L21/768
CPC classification number: H01L21/76832 , H01L21/0214 , H01L21/02164 , H01L21/02167 , H01L21/02304 , H01L21/76801 , H01L21/76802 , H01L21/76807 , H01L21/76835 , H01L21/76846 , H01L21/76871 , H01L21/76877 , H01L21/76879 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了互连结构及其形成方法。互连结构包括形成在介电层中的导电层。粘着层形成在介电层和衬底之间。粘着层的碳含量比大于介电层的碳含量比。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.023 seconds)
