公开(公告)号：CN110890321A

公开(公告)日：2020-03-17

申请号：CN201910841269.5

申请日：2019-09-06

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  蓝锦坤

IPC分类号： H01L21/768

摘要： 本公开涉及半导体结构的制作方法。方法包括：沉积硬遮罩。沉积多层结构于硬遮罩上。多层结构包括底层、底层上的第一中间层、第一中间层上的第二中间层、与第二中间层上的顶层。第一中间层包括硅-硅键含量为约0.5％至约5％的碳氢氧化硅材料。图案化多层结构以形成图案化的第一中间层，且图案化的第一中间层具有多个开口。经由图案化的第一中间层的开口蚀刻硬遮罩。

公开(公告)号：CN110648961A

公开(公告)日：2020-01-03

申请号：CN201910119139.0

申请日：2019-02-18

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  邱意为 ,  沈柏志

IPC分类号： H01L21/768 ,  H01L23/528

摘要： 本发明的实施例描述了形成具有在约15原子％和约20原子％之间的碳浓度的基于硅的富碳低k ILD层的方法。例如，一种方法包括在衬底上沉积具有介电材料的介电层，该介电材料具有低于3.9的介电常数和在约15％和约20％之间的碳原子浓度；将介电层暴露于热工艺，该热工艺配置为使介电材料脱气；蚀刻介电层以形成开口；以及用导电材料填充开口以形成导电结构。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN103378052B

公开(公告)日：2016-06-08

申请号：CN201210350994.0

申请日：2012-09-19

申请人： 台湾积体电路制造股份有限公司

发明人： 杨慧君 ,  陈美玲 ,  林耕竹 ,  刘中伟

IPC分类号： H01L23/522 ,  H01L21/3205

CPC分类号： H01L23/5226 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 公开了半导体器件及其制造方法以及形成其导电部件的方法。半导体器件包括在工件上方设置的绝缘材料层。绝缘材料层包含具有约13％以上的碳(C)的含硅材料。导电部件设置在绝缘材料层内。导电部件包括在其顶面上设置的保护层。

公开(公告)号：CN101552247A

公开(公告)日：2009-10-07

申请号：CN200810149643.7

申请日：2008-09-16

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  林耕竹 ,  郑双铭

IPC分类号： H01L23/485 ,  H01L23/58

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： 本发明涉及一种集成电路结构，包括：半导体基底、第一低介电系数材料层、第二低介电系数材料层、第一反射金属垫以及焊垫。第一低介电系数材料层位于半导体基底之上，其中第一低介电系数材料层是一种上方低介电系数材料层。低介电系数材料层直接位于第一低介电系数材料层下方。第一反射金属垫位于第二低介电系数材料层之中，且第一反射金属垫具有浮动电性。焊垫位于第一反射金属垫上方，其中焊垫以及第一反射金属垫是垂直地相互对准。

公开(公告)号：CN1940129A

公开(公告)日：2007-04-04

申请号：CN200610127751.5

申请日：2006-09-01

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  刘沧宇 ,  林剑锋 ,  张振凉 ,  陈明德 ,  林嘉慧 ,  蔡瑛修 ,  吴斯安 ,  李音频

IPC分类号： C23C16/00 ,  C23C16/448 ,  C23C16/54

CPC分类号： C23C16/045 ,  C23C16/46 ,  C23C16/507 ,  H01L21/76837

摘要： 本发明是有关于一种高密度电浆化学气相沉积反应器及方法。该高密度电浆化学气相沉积方法，首先，激发一气体混合物，以产生具有复数个离子的电浆，且引导电浆至一半导体晶圆上的密集区域中。接着，以额外的热源加热半导体晶圆。最后，于半导体晶圆上沉积电浆中的一物质。该高密度电浆化学气相沉积反应器包括一反应室；一激发源，用以激发一气体混合物；一半导体晶座，用以承载一半导体晶圆；以及额外的一加热元件，设置于该反应室内，以提供热能来加热该半导体晶圆。本发明可改善现有的高密度电浆化学气相沉积方法。

公开(公告)号：CN110649061B

公开(公告)日：2022-12-13

申请号：CN201910162848.7

申请日：2019-03-05

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  蓝锦坤

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/12

摘要： 本发明实施例描述形成具有金属化合物层的间隔件的示例性方法。该方法包括：在互连层上方形成磁隧道结(MTJ)结构和在磁隧道结结构和互连层上方沉积第一间隔件层。该方法还包括在第一间隔材料，磁隧道结结构和互连层上方沉积第二间隔件层，其中，第二间隔件层比第一间隔件层薄，并包括金属化合物。此外，该方法还包括：在第二间隔件层上方和MTJ结构之间沉积第三间隔件层。第二间隔件比第一间隔件薄。本发明实施例涉及用于磁隧道结的间隔件堆叠件。

公开(公告)号：CN111261660B

公开(公告)日：2022-11-29

申请号：CN201911205480.4

申请日：2019-11-29

申请人： 台湾积体电路制造股份有限公司

发明人： 沈柏志 ,  刘光益 ,  刘中伟 ,  梁晋魁 ,  邱意为 ,  林进兴 ,  许立德 ,  蔡瀚霆 ,  吴正一 ,  林世和

IPC分类号： H01L27/22 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

公开(公告)号：CN111128863A

公开(公告)日：2020-05-08

申请号：CN201911055447.8

申请日：2019-10-31

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  蓝锦坤

IPC分类号： H01L21/768 ,  H01L23/528

摘要： 本发明涉及形成半导体结构的方法。该方法包括在第一介电层上方沉积蚀刻停止层(ESL)。ESL层沉积可以包括：在第一介电层上方流动第一前体；净化第一前体的至少部分；在第一介电层上方流动第二前体以形成ESL层的子层；并且净化第二前体的至少部分。该方法还可以包括在ESL层上沉积第二介电层以及在第二介电层中并且穿过ESL层形成通孔。本发明的实施例还涉及半导体互连结构。

公开(公告)号：CN103367310B

公开(公告)日：2016-12-21

申请号：CN201210258769.4

申请日：2012-07-24

申请人： 台湾积体电路制造股份有限公司

发明人： 施伯铮 ,  彭羽筠 ,  周家政 ,  刘中伟

IPC分类号： H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L21/76832 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02304 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76835 ,  H01L21/76846 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 公开了互连结构及其形成方法。互连结构包括形成在介电层中的导电层。粘着层形成在介电层和衬底之间。粘着层的碳含量比大于介电层的碳含量比。

公开(公告)号：CN101552247B

公开(公告)日：2011-04-13

申请号：CN200810149643.7

申请日：2008-09-16

申请人： 台湾积体电路制造股份有限公司

发明人： 刘中伟 ,  林耕竹 ,  郑双铭

IPC分类号： H01L23/485 ,  H01L23/58

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： 本发明涉及一种集成电路结构，包括：半导体基底、第一低介电系数材料层、第二低介电系数材料层、第一反射金属垫以及焊垫。第一低介电系数材料层位于半导体基底之上，其中第一低介电系数材料层是一种上方低介电系数材料层。低介电系数材料层直接位于第一低介电系数材料层下方。第一反射金属垫位于第二低介电系数材料层之中，且第一反射金属垫具有浮动电性。焊垫位于第一反射金属垫上方，其中焊垫以及第一反射金属垫是垂直地相互对准。