形成集成芯片的方法及处理工具
    2.
    发明公开

    公开(公告)号:CN114695136A

    公开(公告)日:2022-07-01

    申请号:CN202110507092.2

    申请日:2021-05-10

    摘要: 一种形成集成芯片的方法包括在半导体晶片的中心区之上形成多个半导体器件。半导体晶片包括在侧向上环绕中心区的外围区及设置在外围区内的圆周边缘。半导体晶片包括沿着圆周边缘设置的缺口。在半导体器件之上形成层间介电(ILD)层堆叠,且ILD层堆叠在侧向上设置在中心区内。在外围区之上形成接合支撑结构,使得接合支撑结构包括沿着接合支撑结构的圆周边缘设置的接合结构缺口。形成接合支撑结构包括将半导体晶片设置在下部等离子体禁区(PEZ)环之上,所述下部等离子体禁区(PEZ)环包括沿着下部PEZ环的圆周边缘设置的PEZ环缺口。

    集成芯片、图像传感器及其形成方法

    公开(公告)号:CN114695404A

    公开(公告)日:2022-07-01

    申请号:CN202110505958.6

    申请日:2021-05-10

    IPC分类号: H01L27/146

    摘要: 在一些实施例中,本公开涉及一种集成晶片、图像传感器及其形成方法。图像传感器包括衬底。光检测器位于衬底中且包含延伸到衬底的第一侧中的半导体保护环。浅沟槽隔离结构延伸到衬底的第一侧中。外部隔离结构延伸到与衬底的第一侧相对的衬底的第二侧中到达浅沟槽隔离结构。浅沟槽隔离结构和外部隔离结构横向包围光检测器。内部隔离结构延伸到衬底的第二侧中且上覆光检测器。内部隔离结构通过衬底与光检测器竖直分离。此外,外部隔离结构横向包围内部隔离结构。

    气体簇射头、成膜设备以及用于形成半导体结构的方法

    公开(公告)号:CN110273140B

    公开(公告)日:2022-02-11

    申请号:CN201811440405.1

    申请日:2018-11-29

    摘要: 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例,一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座,及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。

    气体簇射头、成膜设备以及用于形成半导体结构的方法

    公开(公告)号:CN110273140A

    公开(公告)日:2019-09-24

    申请号:CN201811440405.1

    申请日:2018-11-29

    摘要: 本发明实施例涉及气体簇射头、成膜设备以及用于形成半导体结构的方法。根据本发明的一些实施例,一种成膜设备包含反应室、安置于所述反应室内部并经配置以支撑衬底的底座,及在所述底座上方的气体簇射头。所述气体簇射头包含多个第一孔及安置于所述气体簇射头的圆周与所述第一孔之间的多个第二孔。所述第一孔经布置以形成第一图案且经配置以在所述衬底上形成材料膜的第一部分。所述第二孔经布置以形成第二图案且经配置以在所述衬底上形成所述材料膜的第二部分。所述第二图案的孔密度大于所述第一图案的孔密度。

    半导体结构和半导体结构制造方法

    公开(公告)号:CN109801931A

    公开(公告)日:2019-05-24

    申请号:CN201810749873.0

    申请日:2018-07-10

    IPC分类号: H01L27/146

    摘要: 本发明一些实施例公开一种半导体结构和半导体结构制造方法。其中,半导体结构包含:半导体衬底,其具有前表面及背向所述前表面的后表面;填充材料,其从所述前表面延伸到所述半导体衬底中且不穿透所述半导体衬底,所述填充材料包含上部分及下部分,所述上部分与所述半导体衬底接触;及外延层,其加衬于所述填充材料的所述下部分与所述半导体衬底之间。本发明一些实施例还公开一种相关联制造方法。

    图像传感器及其形成方法
    10.
    发明公开

    公开(公告)号:CN114765194A

    公开(公告)日:2022-07-19

    申请号:CN202111020894.7

    申请日:2021-09-01

    IPC分类号: H01L27/146

    摘要: 本公开的各种实施例是涉及一种具有包括与背侧表面相对的前侧表面的半导体衬底的图像传感器。多个光检测器设置在半导体衬底中。隔离结构自半导体衬底的背侧表面延伸到半导体衬底中且设置在相邻光检测器之间。隔离结构包含金属芯、设置在半导体衬底与金属芯之间的导电衬层以及设置在导电衬层与半导体衬底之间的第一介电衬层。金属芯包括第一金属材料,且导电衬层包括第一金属材料和与第一金属材料不同的第二金属材料。