公开(公告)号：US08895421B2

公开(公告)日：2014-11-25

申请号：US14102750

申请日：2013-12-11

申请人： Transphorm Inc.

发明人： Primit Parikh ,  Yuvaraj Dora ,  Yifeng Wu ,  Umesh Mishra ,  Nicholas Fichtenbaum ,  Rakesh K. Lal

IPC分类号： H01L21/44 ,  H01L47/00 ,  H01L29/66 ,  H01L29/778 ,  H01L29/10 ,  H01L21/48 ,  H01L21/02 ,  H01L29/16 ,  H01L23/373 ,  H01L29/20

CPC分类号： H01L23/34 ,  H01L21/02118 ,  H01L21/0254 ,  H01L21/486 ,  H01L21/76254 ,  H01L23/3732 ,  H01L23/3738 ,  H01L29/0657 ,  H01L29/1075 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/30 ,  H01L29/66431 ,  H01L29/778 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

摘要： A III-N device is described with a III-N layer, an electrode thereon, a passivation layer adjacent the III-N layer and electrode, a thick insulating layer adjacent the passivation layer and electrode, a high thermal conductivity carrier capable of transferring substantial heat away from the III-N device, and a bonding layer between the thick insulating layer and the carrier. The bonding layer attaches the thick insulating layer to the carrier. The thick insulating layer can have a precisely controlled thickness and be thermally conductive.

摘要翻译： III-N器件用III-N层，其上的电极，与III-N层和电极相邻的钝化层，与钝化层和电极相邻的厚绝缘层，能够转移大量的高导热载体 远离III-N器件的热量，以及厚绝缘层和载体之间的结合层。 接合层将厚绝缘层附着到载体上。 厚的绝缘层可以具有精确控制的厚度并且是导热的。

公开(公告)号：US08816751B2

公开(公告)日：2014-08-26

申请号：US13959483

申请日：2013-08-05

申请人： Transphorm Inc.

发明人： James Honea ,  Yifeng Wu

IPC分类号： H03K17/56

CPC分类号： G05F1/70 ,  H03K17/08142 ,  Y10T29/41 ,  Y10T29/49117

摘要： Power switching circuits including an inductive load and a switching device are described. The switches devices can be either low-side or high-side switches. Some of the switches are transistors that are able to block voltages or prevent substantial current from flowing through the transistor when voltage is applied across the transistor.

摘要翻译： 描述了包括电感负载和开关装置的功率开关电路。 开关器件可以是低端或高端开关。 一些开关是当晶体管上施加电压时能够阻挡电压或防止大量电流流过晶体管的晶体管。

公开(公告)号：US20140231929A1

公开(公告)日：2014-08-21

申请号：US14260808

申请日：2014-04-24

申请人： Transphorm Inc.

发明人： Umesh Mishra ,  Srabanti Chowdhury

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L29/40

CPC分类号： H01L29/66462 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/778 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

摘要： A transistor device is described that includes a source, a gate, a drain, a semiconductor material which includes a gate region between the source and the drain, a plurality of channel access regions in the semiconductor material on either side of the gate, a channel in the semiconductor material having an effective width in the gate region and in the channel access regions, and an isolation region in the gate region. The isolation region serves to reduce the effective width of the channel in the gate region without substantially reducing the effective width of the channel in the access regions. Alternatively, the isolation region can be configured to collect holes that are generated in the transistor device. The isolation region may simultaneously achieve both of these functions.

摘要翻译： 描述了一种晶体管器件，其包括源极，栅极，漏极，包括源极和漏极之间的栅极区域的半导体材料，栅极两侧的半导体材料中的多个沟道存取区域，沟道 在栅极区域和沟道存取区域中具有有效宽度的半导体材料以及栅极区域中的隔离区域。 隔离区域用于减小栅极区域中的沟道的有效宽度，而基本上不会减小通路区域中的通道的有效宽度。 或者，隔离区域可以被配置为收集在晶体管器件中产生的空穴。 隔离区域可以同时实现这两个功能。

公开(公告)号：US20140231823A1

公开(公告)日：2014-08-21

申请号：US14179788

申请日：2014-02-13

申请人： Transphorm Inc.

发明人： Srabanti Chowdhury ,  Umesh Mishra ,  Yuvaraj Dora

IPC分类号： H01L29/778 ,  H01L21/283

CPC分类号： H01L29/7787 ,  H01L21/28114 ,  H01L21/283 ,  H01L21/28581 ,  H01L21/28587 ,  H01L21/28593 ,  H01L21/76804 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/402 ,  H01L29/41 ,  H01L29/41725 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66462 ,  H01L29/778 ,  H01L2924/0002 ,  H01L2924/00

摘要： A III-N semiconductor HEMT device includes an electrode-defining layer on a III-N material structure. The electrode-defining layer has a recess with a first sidewall proximal to the drain and a second sidewall proximal to the source, each sidewall comprising a plurality of steps. A portion of the recess distal from the III-N material structure has a larger width than a portion of the recess proximal to the III-N material structure. An electrode is in the recess, the electrode including an extending portion over the first sidewall. A portion of the electrode-defining layer is between the extending portion and the III-N material structure. The first sidewall forms a first effective angle relative to the surface of the III-N material structure and the second sidewall forms a second effective angle relative to the surface of the III-N material structure, the second effective angle being larger than the first effective angle.

摘要翻译： III-N半导体HEMT器件包括在III-N材料结构上的电极限定层。 电极限定层具有凹槽，其具有靠近漏极的第一侧壁和靠近源极的第二侧壁，每个侧壁包括多个台阶。 远离III-N材料结构的凹部的一部分具有比靠近III-N材料结构的凹部的一部分更大的宽度。 电极在凹槽中，电极包括在第一侧壁上的延伸部分。 电极限定层的一部分位于延伸部分和III-N材料结构之间。 第一侧壁相对于III-N材料结构的表面形成第一有效角度，并且第二侧壁相对于III-N材料结构的表面形成第二有效角度，第二有效角度大于第一有效角度 角度。

公开(公告)号：US20140197421A1

公开(公告)日：2014-07-17

申请号：US14211104

申请日：2014-03-14

申请人： Transphorm Inc.

发明人： Yuvaraj Dora ,  Yifeng Wu

IPC分类号： H01L29/778 ,  H01L29/20

CPC分类号： H01L29/778 ,  H01L21/283 ,  H01L21/28581 ,  H01L21/76804 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/417 ,  H01L29/42316 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/6609 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/861 ,  H01L29/872

摘要： A III-N semiconductor device can include an electrode-defining layer having a thickness on a surface of a III-N material structure. The electrode-defining layer has a recess with a sidewall, the sidewall comprising a plurality of steps. A portion of the recess distal from the III-N material structure has a first width, and a portion of the recess proximal to the III-N material structure has a second width, the first width being larger than the second width. An electrode is in the recess, the electrode including an extending portion over the sidewall of the recess. A portion of the electrode-defining layer is between the extending portion and the III-N material structure. The sidewall forms an effective angle of about 40 degrees or less relative to the surface of the III-N material structure.

摘要翻译： III-N半导体器件可以包括在III-N材料结构的表面上具有厚度的电极限定层。 电极限定层具有带侧壁的凹部，该侧壁包括多个台阶。 远离III-N材料结构的凹部的一部分具有第一宽度，并且靠近III-N材料结构的凹部的一部分具有第二宽度，第一宽度大于第二宽度。 电极在凹槽中，电极包括在凹槽的侧壁上的延伸部分。 电极限定层的一部分位于延伸部分和III-N材料结构之间。 侧壁相对于III-N材料结构的表面形成约40度或更小的有效角度。

公开(公告)号：US08772842B2

公开(公告)日：2014-07-08

申请号：US13040524

申请日：2011-03-04

申请人： Yuvaraj Dora

发明人： Yuvaraj Dora

IPC分类号： H01L29/80 ,  H01L29/20 ,  H01L31/0328 ,  H01L29/872 ,  H01L29/861 ,  H01L29/66

CPC分类号： H01L29/872 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/402 ,  H01L29/475 ,  H01L29/66219 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/861

摘要： A diode is described with a III-N material structure, an electrically conductive channel in the III-N material structure, two terminals, wherein a first terminal is an anode adjacent to the III-N material structure and a second terminal is a cathode in ohmic contact with the electrically conductive channel, and a dielectric layer over at least a portion of the anode. The anode comprises a first metal layer adjacent to the III-N material structure, a second metal layer, and an intermediary electrically conductive structure between the first metal layer and the second metal layer. The intermediary electrically conductive structure reduces a shift in an on-voltage or reduces a shift in reverse bias current of the diode resulting from the inclusion of the dielectric layer. The diode can be a high voltage device and can have low reverse bias currents.

摘要翻译： 以III-N材料结构描述二极管，III-N材料结构中的导电通道，两个端子，其中第一端子是与III-N材料结构相邻的阳极，第二端子是阴极 与导电通道欧姆接触，以及在阳极的至少一部分上的电介质层。 阳极包括与III-N材料结构相邻的第一金属层，第二金属层和在第一金属层和第二金属层之间的中间导电结构。 中间导电结构减少了导通电压的偏移，或减少了由包含电介质层导致的二极管的反向偏置电流的偏移。 二极管可以是高电压器件，并且可以具有低反向偏置电流。

公开(公告)号：US20140162421A1

公开(公告)日：2014-06-12

申请号：US14178701

申请日：2014-02-12

申请人： Transphorm Inc.

发明人： Rongming Chu ,  Robert Coffie

IPC分类号： H01L29/66 ,  H01L21/765

CPC分类号： H01L29/402 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/283 ,  H01L21/28587 ,  H01L21/30612 ,  H01L21/31105 ,  H01L21/765 ,  H01L29/0607 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66212 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66666 ,  H01L29/778 ,  H01L29/7781 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L29/872

摘要： A III-N device is described with a III-N material layer, an insulator layer on a surface of the III-N material layer, an etch stop layer on an opposite side of the insulator layer from the III-N material layer, and an electrode defining layer on an opposite side of the etch stop layer from the insulator layer. A recess is formed in the electrode defining layer. An electrode is formed in the recess. The insulator can have a precisely controlled thickness, particularly between the electrode and III-N material layer.

摘要翻译： III-N器件描述为III-N材料层，在III-N材料层的表面上的绝缘体层，在与III-N材料层相反的绝缘体层的相对侧上的蚀刻停止层，以及 在距离绝缘体层的蚀刻停止层的相对侧上的电极限定层。 在电极限定层中形成凹部。 在凹部中形成电极。 绝缘体可以具有精确控制的厚度，特别是在电极和III-N材料层之间。

公开(公告)号：US20140054603A1

公开(公告)日：2014-02-27

申请号：US13973890

申请日：2013-08-22

申请人： Transphorm Inc.

发明人： Yifeng Wu ,  Umesh Mishra ,  Primit Parikh ,  Rongming Chu ,  Ilan Ben-Yaacov ,  Likun Shen

IPC分类号： H01L29/06 ,  H01L29/20 ,  H01L27/06 ,  H01L29/872 ,  H01L29/205

CPC分类号： H01L29/0615 ,  H01L27/0629 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/4236 ,  H01L29/778 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/872

摘要： Planar Schottky diodes for which the semiconductor material includes a heterojunction which induces a 2DEG in at least one of the semiconductor layers. A metal anode contact is on top of the upper semiconductor layer and forms a Schottky contact with that layer. A metal cathode contact is connected to the 2DEG, forming an ohmic contact with the layer containing the 2DEG.

摘要翻译： 平面肖特基二极管，其半导体材料包括在至少一个半导体层中诱导2DEG的异质结。 金属阳极触点位于上半导体层的顶部，与该层形成肖特基接触。 金属阴极接触件连接到2DEG，与包含2DEG的层形成欧姆接触。

公开(公告)号：US08648643B2

公开(公告)日：2014-02-11

申请号：US13405041

申请日：2012-02-24

申请人： Yifeng Wu

发明人： Yifeng Wu

IPC分类号： H03K17/56

CPC分类号： H01L25/50 ,  H01L23/12 ,  H01L23/3675 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49844 ,  H01L23/552 ,  H01L23/642 ,  H01L25/074 ,  H01L25/117 ,  H01L25/16 ,  H01L25/165 ,  H01L27/0883 ,  H01L29/2003 ,  H01L29/7827 ,  H01L2224/48091 ,  H01L2924/13055 ,  H01L2924/30107 ,  H03K17/164 ,  H03K2217/0045 ,  H05K1/0218 ,  H05K1/0263 ,  H05K1/162 ,  H05K2201/10015 ,  H05K2201/10166 ,  H05K2201/10545 ,  H01L2924/00014 ,  H01L2924/00

摘要： An electronic component is described which includes a first transistor encased in a first package, the first transistor being mounted over a first conductive portion of the first package, and a second transistor encased in a second package, the second transistor being mounted over a second conductive portion of the second package. The component further includes a substrate comprising an insulating layer between a first metal layer and a second metal layer. The first package is on one side of the substrate with the first conductive portion being electrically connected to the first metal layer, and the second package is on another side of the substrate with the second conductive portion being electrically connected to the second metal layer. The first package is opposite the second package, with at least 50% of a first area of the first conductive portion being opposite a second area of the second conductive portion.

摘要翻译： 描述了一种电子部件，其包括封装在第一封装中的第一晶体管，第一晶体管安装在第一封装的第一导电部分上，以及封装在第二封装中的第二晶体管，第二晶体管安装在第二导电 第二包装的部分。 所述部件还包括在第一金属层和第二金属层之间包括绝缘层的基板。 所述第一封装在所述基板的一侧，所述第一导电部分与所述第一金属层电连接，所述第二封装在所述基板的另一侧，所述第二导电部分与所述第二金属层电连接。 第一封装与第二封装相对，第一导电部分的第一区域的至少50％与第二导电部分的第二区域相对。

公开(公告)号：US20140001557A1

公开(公告)日：2014-01-02

申请号：US13535094

申请日：2012-06-27

申请人： Umesh Mishra ,  Srabanti Chowdhury ,  Ilan Ben-Yaacov

发明人： Umesh Mishra ,  Srabanti Chowdhury ,  Ilan Ben-Yaacov

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/402 ,  H01L29/0619 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/7786 ,  H01L29/78

摘要： Transistor devices which include semiconductor layers with integrated hole collector regions are described. The hole collector regions are configured to collect holes generated in the transistor device during operation and transport them away from the active regions of the device. The hole collector regions can be electrically connected or coupled to the source, the drain, or a field plate of the device. The hole collector regions can be doped, for example p-type or nominally p-type, and can be capable of conducting holes but not electrons.

摘要翻译： 描述了包括具有集成的空穴集电区域的半导体层的晶体管器件。 空穴集电极区域被配置为在操作期间收集在晶体管器件中产生的空穴并且将它们远离器件的有源区域传送。 空穴集电极区域可以电连接或耦合到器件的源极，漏极或场板。 空穴集电极区域可以被掺杂，例如p型或名义上的p型，并且能够导通空穴而不是电子。