公开(公告)号：CN106548988B

公开(公告)日：2021-09-03

申请号：CN201610601007.8

申请日：2016-07-27

Applicant: 富士电机株式会社

Inventor： 斋藤隆 ,  百濑文彦 ,  西村芳孝 ,  望月英司

IPC: H01L23/13 ,  H01L23/367 ,  H01L23/373 ,  H05K3/20 ,  H05K7/20 ,  H05K1/02

Abstract: 本发明能抑制半导体装置的散热性下降。在半导体装置(100)中，在散热基底(140)的背面形成有多个凹陷，凹陷构成为多个重叠。散热基底(140)的背面的多个凹陷通过对散热基底(140)的背面进行喷丸处理而形成。作为此时的喷丸处理的处理条件，在喷丸材料为SUS304、处理时间为20秒、超声波振幅为70μm时，优选将喷丸材料的平均粒径设为0.3mm～6mm。若在进行了基于上述处理条件的喷丸处理的散热基底(140)的背面隔着导热膏(160)设置散热片(170)，则散热基底(140)的重叠的多个凹陷相对于导热膏(160)的密接性因固着效果而得到提高。

公开(公告)号：CN105009295B

公开(公告)日：2017-10-10

申请号：CN201480010591.9

申请日：2014-03-17

Applicant: 富士电机株式会社

Inventor： 齐藤隆 ,  荻野正明 ,  望月英司 ,  高桥良和

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L21/324 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 在将n‑外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC‑MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。

公开(公告)号：CN103370788A

公开(公告)日：2013-10-23

申请号：CN201280008906.7

申请日：2012-03-30

Applicant: 富士电机株式会社

Inventor： 望月英司 ,  传田俊男 ,  山田忠则

IPC: H01L25/07 ,  H01L25/18

CPC classification number: H01L23/495 ,  H01L21/50 ,  H01L23/3107 ,  H01L23/49537 ,  H01L25/072 ,  H01L25/165 ,  H01L2224/4903 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，该半导体装置通过一次回流焊接在绝缘电路基板上同时焊接半导体芯片和引线框架，并且无需改变向外部引出的引线框架的位置。在绝缘电路基板上搭载功率半导体芯片和控制IC（S15），在此位置配置引线框架（S16），然后通过一次回流焊接在绝缘电路基板上同时焊接半导体芯片和引线框架（S17）。并且，对引线框架进行一次弯曲加工（S20），在绝缘电路基板安装在端子盒上（S21）之后，对引线框架进行二次弯曲加工（S22）。

公开(公告)号：CN104103611B

公开(公告)日：2020-01-03

申请号：CN201410136723.4

申请日：2014-04-04

Applicant: 富士电机株式会社

Inventor： 木下庆人 ,  望月英司 ,  西泽龙男 ,  多田慎司

IPC: H01L23/48 ,  H01L21/603 ,  H01L25/07

Abstract: 本发明公开一种加压加热接合结构及加压加热接合方法。所述的一种加压加热接合结构，将使用金属微粒作为接合材料而将两个部件加压加热接合，其中，将线膨胀系数不同的第一部件（14）与第二部件（4A）配置成使产生于该第一部件与第二部件之间的热应力作为加压力作用于两个部件的接合面（F2），并在将所述金属微粒设置在所述接合面之间的状态下升温而将所述第一部件与所述第二部件加压加热接合。根据本发明，即使在与加压方向正交的接合面上也能有效地进行加压加热接合。

公开(公告)号：CN106548988A

公开(公告)日：2017-03-29

申请号：CN201610601007.8

申请日：2016-07-27

Applicant: 富士电机株式会社

Inventor： 斋藤隆 ,  百濑文彦 ,  西村芳孝 ,  望月英司

IPC: H01L23/13 ,  H01L23/367 ,  H01L23/373 ,  H05K3/20 ,  H05K7/20 ,  H05K1/02

CPC classification number: H01L23/3737 ,  H01L21/4871 ,  H01L21/4882 ,  H01L23/36 ,  H01L23/3675 ,  H01L23/3735 ,  H01L23/13 ,  H01L23/3672 ,  H05K1/02 ,  H05K1/0203 ,  H05K3/20 ,  H05K7/20 ,  H05K7/20436

Abstract: 本发明能抑制半导体装置的散热性下降。在半导体装置(100)中，在散热基底(140)的背面形成有多个凹陷，凹陷构成为多个重叠。散热基底的背面进行喷丸处理而形成。作为此时的喷丸处理的处理条件，在喷丸材料为SUS304、处理时间为20秒、超声波振幅为70μm时，优选将喷丸材料的平均粒径设为0.3mm～6mm。若在进行了基于上述处理条件的喷丸处理的散热基底(140)的背面隔着导热膏(160)设置散热片(170)，则散热基底(140)的重叠的多个凹陷相对于导热膏(160)的密接性因固着效果而得到提高。(140)的背面的多个凹陷通过对散热基底(140)

公开(公告)号：CN105981168A

公开(公告)日：2016-09-28

申请号：CN201580008212.7

申请日：2015-07-27

Applicant: 富士电机株式会社

Inventor： 崛元人 ,  高桥良和 ,  望月英司 ,  西村芳孝 ,  池田良成

IPC: H01L25/07 ,  H01L23/473 ,  H01L25/18

CPC classification number: H01L23/473 ,  H01L23/3107 ,  H01L23/3735 ,  H01L23/4006 ,  H01L23/492 ,  H01L23/49811 ,  H01L23/5286 ,  H01L23/5385 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/81 ,  H01L25/07 ,  H01L25/072 ,  H01L25/18 ,  H01L29/1608 ,  H01L2224/11334 ,  H01L2224/13013 ,  H01L2224/13014 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/291 ,  H01L2224/32225 ,  H01L2224/32227 ,  H01L2224/48091 ,  H01L2224/48101 ,  H01L2224/48105 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L2224/81898 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099 ,  H01L2924/014

Abstract: 功率半导体模块具备冷却器、在冷却器上并列固定的多个功率半导体单元、以及将功率半导体单元电连接的母线单元。功率半导体单元具备依次层叠了电路板、绝缘板以及金属板而成的层叠基板；固定于电路板的半导体元件；具有印刷电路基板和多个导电柱的布线部件；与电路板电连接且机械连接的外部端子；以及绝缘性的密封材料。母线单元具备将各功率半导体单元的外部端子相互连接的多个母线。

公开(公告)号：CN105009295A

公开(公告)日：2015-10-28

申请号：CN201480010591.9

申请日：2014-03-17

Applicant: 富士电机株式会社

Inventor： 齐藤隆 ,  荻野正明 ,  望月英司 ,  高桥良和

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L21/324 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 在将n-外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC-MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。

公开(公告)号：CN103996631A

公开(公告)日：2014-08-20

申请号：CN201410048867.4

申请日：2014-02-12

Applicant: 富士电机株式会社

Inventor： 松下毅 ,  望月英司 ,  西泽龙男 ,  斋藤俊介

IPC: H01L21/60

CPC classification number: H01L24/83 ,  H01L23/3735 ,  H01L23/488 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/27334 ,  H01L2224/29015 ,  H01L2224/291 ,  H01L2224/29111 ,  H01L2224/32054 ,  H01L2224/32225 ,  H01L2224/75101 ,  H01L2224/75251 ,  H01L2224/75501 ,  H01L2224/7565 ,  H01L2224/83065 ,  H01L2224/8309 ,  H01L2224/83192 ,  H01L2224/8321 ,  H01L2224/83447 ,  H01L2224/83815 ,  H01L2924/1203 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/15747 ,  H01L2924/014 ,  H01L2924/01051 ,  H01L2924/00012 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种使用Sn-高Sb焊锡材料对绝缘电路基板与半导体芯片等进行焊接，并能获得空隙较少的良好的接合状态的焊接方法。对于表面的氧化膜较厚、浸润性较差的Sn-高Sb类焊锡材料，使用形成为可减少表面积的U字形状的焊锡板，来进行绝缘电路基板与半导体芯片等之间的焊锡接合，从而能够形成氧化膜较少，难以产生空隙的良好的焊锡接合面。并且，在形成为U字形状的焊锡板上层叠半导体芯片，在焊锡熔融前的状态下，在半导体芯片及绝缘电路基板的焊锡接合面的中央部设置有间隙，从而增大了与氢气之间的接触面积，因此能够提高还原反应对焊锡接合面的清洁效果。

公开(公告)号：CN103930990A

公开(公告)日：2014-07-16

申请号：CN201280055469.4

申请日：2012-12-14

Applicant: 富士电机株式会社

Inventor： 西泽龙男 ,  多田慎司 ,  木下庆人 ,  池田良成 ,  望月英司

IPC: H01L25/07 ,  H01L21/60 ,  H01L25/18

CPC classification number: H01L23/5226 ,  H01L21/486 ,  H01L21/76877 ,  H01L23/24 ,  H01L23/3735 ,  H01L23/4334 ,  H01L23/49811 ,  H01L23/49833 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L25/072 ,  H01L2224/13011 ,  H01L2224/13015 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13339 ,  H01L2224/13347 ,  H01L2224/16235 ,  H01L2224/291 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49111 ,  H01L2224/49113 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81139 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8184 ,  H01L2224/81898 ,  H01L2224/83192 ,  H01L2224/8384 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/15747 ,  H01L2924/15787 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置，能以较好的生产性来制造使植入基板与半导体搭载基板的半导体元件经由植入引脚相接合并电连接的半导体装置。在该半导体装置中，经由压入植入引脚(20)的另一端的筒状端子(10)，植入引脚(20)与半导体搭载基板的半导体元件(8)及/或电路图案(5)相接合。并且，植入引脚(20)的压入筒状端子(10)的压入深度L2可以调整。由此，使得处于被压入筒状端子(10)的状态的植入引脚(20)与筒状端子(10)的总长度与半导体搭载基板上的半导体元件(8)及/或电路图案(5)和植入基板(30)之间的距离相匹配。

公开(公告)号：CN113224022A

公开(公告)日：2021-08-06

申请号：CN202110012028.7

申请日：2021-01-06

Applicant: 富士电机株式会社

Inventor： 加藤辽一 ,  池田良成 ,  西泽龙男 ,  望月英司

IPC: H01L23/488 ,  H01L23/367 ,  H01L23/473 ,  H01L29/417 ,  H01L29/739 ,  H01L21/48 ,  H01L21/60

Abstract: 本发明提供半导体模块和半导体模块的制造方法。利用简单的结构降低凸块伴随热应力产生的变形而提高装置的可靠性。半导体模块(1)包括：层叠基板(2)，其是在绝缘板(20)的上表面配置有电路图案(22)并在绝缘板的下表面配置有散热板(21)而成的；以及半导体元件(3)，其在上表面配置有集电极(30)，在下表面配置有发射极电极(32)和栅电极(31)，发射极电极和栅电极经由凸块(B)与电路图案的上表面接合。凸块由金属烧结材料形成为中间部分比接合部分凹陷的形状。