-
公开(公告)号：CN106469688A
公开(公告)日：2017-03-01
申请号：CN201610535078.2
申请日：2016-07-08
Applicant: 富士电机株式会社
IPC: H01L23/14 , H01L23/498 , H01L25/11 , H01L25/18
Abstract: 本发明提供一种能够简化制造，并能够使半导体装置的厚度变薄的半导体装置的制造方法以及半导体装置。该半导体装置具备：绝缘电路基板(40)，在一个主面具有第一金属层(2)和第十金属层(23)；金属板(5)，与第一金属层(2)电连接；第一半导体元件(7)，在正面和背面具备多个金属电极(7c)；第一绝缘部件(8)，配置在第一半导体元件(7)的侧面；第二绝缘部件(9)，配置在第一绝缘部件(8)上和第一半导体元件(7)上；以及第六金属层(11a)，至少一部分配置在第二绝缘部件(9)上，且将第一半导体元件(7)的金属电极(7c)与第十金属层(23)电连接。
-
公开(公告)号：CN105981168A
公开(公告)日：2016-09-28
申请号：CN201580008212.7
申请日：2015-07-27
Applicant: 富士电机株式会社
IPC: H01L25/07 , H01L23/473 , H01L25/18
CPC classification number: H01L23/473 , H01L23/3107 , H01L23/3735 , H01L23/4006 , H01L23/492 , H01L23/49811 , H01L23/5286 , H01L23/5385 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/81 , H01L25/07 , H01L25/072 , H01L25/18 , H01L29/1608 , H01L2224/11334 , H01L2224/13013 , H01L2224/13014 , H01L2224/16227 , H01L2224/16237 , H01L2224/291 , H01L2224/32225 , H01L2224/32227 , H01L2224/48091 , H01L2224/48101 , H01L2224/48105 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/48247 , H01L2224/73253 , H01L2224/73265 , H01L2224/81801 , H01L2224/81898 , H01L2924/00014 , H01L2924/181 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099 , H01L2924/014
Abstract: 功率半导体模块具备冷却器、在冷却器上并列固定的多个功率半导体单元、以及将功率半导体单元电连接的母线单元。功率半导体单元具备依次层叠了电路板、绝缘板以及金属板而成的层叠基板；固定于电路板的半导体元件；具有印刷电路基板和多个导电柱的布线部件；与电路板电连接且机械连接的外部端子；以及绝缘性的密封材料。母线单元具备将各功率半导体单元的外部端子相互连接的多个母线。
-
公开(公告)号：CN105009295A
公开(公告)日：2015-10-28
申请号：CN201480010591.9
申请日：2014-03-17
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12
CPC classification number: H01L29/1608 , H01L21/045 , H01L21/0485 , H01L21/049 , H01L21/28568 , H01L21/324 , H01L29/0878 , H01L29/1095 , H01L29/401 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7802
Abstract: 在将n-外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC-MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。
-
公开(公告)号：CN101905388B
公开(公告)日：2012-05-30
申请号：CN201010240767.3
申请日：2006-02-28
Applicant: 富士电机株式会社
IPC: B23K35/26 , H01L21/60 , H01L23/488
CPC classification number: C22C13/02 , H01L24/33 , H01L2924/01051 , H01L2924/01075 , H01L2924/014 , H01L2924/15787 , H01L2924/351 , H01L2924/00
Abstract: 本发明要解决的问题是提高锡(Sn)-锑(Sb)体系焊料合金的润湿性和焊接性能。使用焊料合金6将具有半导体芯片4的绝缘基片10上的导体图案3与散热板8相连接，所述焊料合金包含3-5重量％的锑(Sb)、不超过0.2重量％的锗(Ge)和余量的锡(Sn)。可用同类的焊料合金5将半导体芯片4和绝缘基片10上的半导体图案2连接。可用同类的焊料合金7将半导体芯片4和连线导体6连接。
-
公开(公告)号：CN106469688B
公开(公告)日：2020-08-28
申请号：CN201610535078.2
申请日：2016-07-08
Applicant: 富士电机株式会社
IPC: H01L23/14 , H01L23/498 , H01L25/11 , H01L25/18
Abstract: 本发明提供一种能够简化制造，并能够使半导体装置的厚度变薄的半导体装置的制造方法以及半导体装置。该半导体装置具备：绝缘电路基板(40)，在一个主面具有第一金属层(2)和第十金属层(23)；金属板(5)，与第一金属层(2)电连接；第一半导体元件(7)，在正面和背面具备多个金属电极(7c)；第一绝缘部件(8)，配置在第一半导体元件(7)的侧面；第二绝缘部件(9)，配置在第一绝缘部件(8)上和第一半导体元件(7)上；以及第六金属层(11a)，至少一部分配置在第二绝缘部件(9)上，且将第一半导体元件(7)的金属电极(7c)与第十金属层(23)电连接。
-
Patent Agency Ranking
公开(公告)号：CN102637662A
公开(公告)日：2012-08-15
申请号：CN201210102888.0
申请日：2006-02-28
Applicant: 富士电机株式会社
IPC: H01L23/488 , C22C13/02 , H01L21/60 , B23K35/26
CPC classification number: C22C13/02 , H01L24/33 , H01L2924/01051 , H01L2924/01075 , H01L2924/014 , H01L2924/15787 , H01L2924/351 , H01L2924/00
Abstract: 本发明要解决的问题是提高锡(Sn)-锑(Sb)体系焊料合金的润湿性和焊接性能。使用焊料合金6将具有半导体芯片4的绝缘基片10上的导体图案3与散热板8相连接，所述焊料合金包含3-5重量％的锑(Sb)、不超过0.2重量％的锗(Ge)和余量的锡(Sn)。可用同类的焊料合金5将半导体芯片4和绝缘基片10上的半导体图案2连接。可用同类的焊料合金7将半导体芯片4和连线导体6连接。
-
公开(公告)号：CN1864909B
公开(公告)日：2012-05-30
申请号：CN200610051542.7
申请日：2006-02-28
Applicant: 富士电机株式会社
IPC: B23K35/26 , H01L23/488
CPC classification number: C22C13/02 , H01L24/33 , H01L2924/01051 , H01L2924/01075 , H01L2924/014 , H01L2924/15787 , H01L2924/351 , H01L2924/00
Abstract: 本发明要解决的问题是提高锡(Sn)-锑(Sb)体系焊料合金的润湿性和焊接性能。使用焊料合金6将具有半导体芯片4的绝缘基片10上的导体图案3与散热板8相连接，所述焊料合金包含3-5重量％的锑(Sb)、不超过0.2重量％的锗(Ge)和余量的锡(Sn)。可用同类的焊料合金5将半导体芯片4和绝缘基片10上的半导体图案2连接。可用同类的焊料合金7将半导体芯片4和连线导体6连接。
-
公开(公告)号：CN105981168B
公开(公告)日：2018-10-16
申请号：CN201580008212.7
申请日：2015-07-27
Applicant: 富士电机株式会社
IPC: H01L25/07 , H01L23/473 , H01L25/18
Abstract: 功率半导体模块具备冷却器、在冷却器上并列固定的多个功率半导体单元、以及将功率半导体单元电连接的母线单元。功率半导体单元具备依次层叠了电路板、绝缘板以及金属板而成的层叠基板；固定于电路板的半导体元件；具有印刷电路基板和多个导电柱的布线部件；与电路板电连接且机械连接的外部端子；以及绝缘性的密封材料。母线单元具备将各功率半导体单元的外部端子相互连接的多个母线。
-
公开(公告)号：CN105009295B
公开(公告)日：2017-10-10
申请号：CN201480010591.9
申请日：2014-03-17
Applicant: 富士电机株式会社
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/12
CPC classification number: H01L29/1608 , H01L21/045 , H01L21/0485 , H01L21/049 , H01L21/28568 , H01L21/324 , H01L29/0878 , H01L29/1095 , H01L29/401 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7802
Abstract: 在将n‑外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC‑MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。
-
公开(公告)号：CN102637662B
公开(公告)日：2014-09-24
申请号：CN201210102888.0
申请日：2006-02-28
Applicant: 富士电机株式会社
IPC: H01L23/488 , C22C13/02 , H01L21/60 , B23K35/26
CPC classification number: C22C13/02 , H01L24/33 , H01L2924/01051 , H01L2924/01075 , H01L2924/014 , H01L2924/15787 , H01L2924/351 , H01L2924/00
Abstract: 本发明要解决的问题是提高锡(Sn)-锑(Sb)体系焊料合金的润湿性和焊接性能。使用焊料合金6将具有半导体芯片4的绝缘基片10上的导体图案3与散热板8相连接，所述焊料合金包含3-5重量％的锑(Sb)、不超过0.2重量％的锗(Ge)和余量的锡(Sn)。可用同类的焊料合金5将半导体芯片4和绝缘基片10上的半导体图案2连接。可用同类的焊料合金7将半导体芯片4和连线导体6连接。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
