-
公开(公告)号:CN116013888A
公开(公告)日:2023-04-25
申请号:CN202211062043.3
申请日:2022-08-31
Applicant: 富士电机株式会社
IPC: H01L23/48 , H01L23/498 , H01L25/18 , H01L21/50 , H01L21/60
Abstract: 本发明提供一种能够可靠性高地降低开关损耗的半导体装置及其制造方法。半导体装置具备:绝缘电路基板(1);功率半导体元件,其搭载在绝缘电路基板(1)上;平板状的第一端子(81),其与功率半导体元件电连接,所述第一端子(81)具有第一主表面;第二端子(82),其与功率半导体元件电连接,所述第二端子(82)具有与第一端子(81)的第一主表面相向的第二主表面;绝缘片(83),其配置在第一主表面与第二主表面之间;以及导电膜(84、85),其配置在绝缘片(83)的第一主表面侧和第二主表面侧中的至少一方。
-
公开(公告)号:CN106531693A
公开(公告)日:2017-03-22
申请号:CN201610560742.9
申请日:2016-07-15
Applicant: 富士电机株式会社
IPC: H01L23/043
CPC classification number: H01L23/049 , H01L23/053 , H01L23/16 , H01L23/3735 , H01L23/043
Abstract: 本发明提供一种半导体装置。为了使半导体装置高耐压化,优选扩展电极端子与其它金属部分的爬电距离和空间距离。所述半导体装置具备半导体元件;壳体部,其收纳半导体元件;以及外部端子,其设置于壳体部的正面,在壳体部的正面形成有从正面突出的壁部和设置于被壁部包围的区域,且相对于正面凹陷的凹部,外部端子配置于凹部的底面。
-
公开(公告)号:CN106449608A
公开(公告)日:2017-02-22
申请号:CN201610505752.2
申请日:2016-06-30
Applicant: 富士电机株式会社
IPC: H01L25/00
Abstract: 本发明的半导体模块抑制由宽带隙半导体构成的开关元件的劣化。半导体模块(100)中,将第2半导体芯片(420)(二极管)配置得比第1半导体芯片(410)(MOSFET)更靠层叠基板(310)侧。由此,在使第1半导体芯片(410)(MOSFET)的栅极电极的控制信号截止时,从源极端子(320)向漏极板(200)施加电压时的电流主要通电至第2半导体芯片(420)(二极管)。
-
公开(公告)号:CN108735692B
公开(公告)日:2023-08-29
申请号:CN201810172393.2
申请日:2018-03-01
Applicant: 富士电机株式会社
IPC: H01L23/373 , H01L23/473 , H01L23/28
Abstract: 提供一种冷却性能高且能够提高对于损坏、故障的可靠性的半导体装置。具备:由陶瓷形成的具有第一主面及第二主面以及彼此相向的2个侧面的冷却器(10)、与第一主面接合的多个导电性图案层(41、42、43)、隔着导电性图案层(41、42、43)的至少一部分搭载于第一主面的半导体元件(20)、以及由树脂和填料形成的对半导体元件(20)和导电性图案层(41、42、43)进行密封的密封构件(30)。密封构件(30)至少覆盖第一主面和2个侧面。
-
公开(公告)号:CN116259594A
公开(公告)日:2023-06-13
申请号:CN202211327562.8
申请日:2022-10-26
Applicant: 富士电机株式会社
IPC: H01L23/40 , H01L23/14 , H01L23/373 , H01L25/065 , H01L21/48
Abstract: 本发明提供抑制与半导体装置隔着导体层的连接相伴的质量的降低的半导体装置及半导体装置的制造方法。半导体模块具备导体层、导体层上的绝缘板、绝缘板上的电路图案层以及电路图案层上的半导体芯片。导体层具有第一贯通孔。绝缘板在与第一贯通孔相对的部位具有开口尺寸比第一贯通孔大的第二贯通孔。电路图案层在与第二贯通孔相对的部位具有开口尺寸比第二贯通孔大的开口部。在与冷却体连接时,在导体层与冷却体之间设置热传导介质,通过插通于开口部、第二贯通孔以及第一贯通孔而与螺纹安装孔螺合的螺纹部件,向冷却体侧按压第二贯通孔内的、导体层的第一贯通孔的周围。
-
公开(公告)号:CN113053843A
公开(公告)日:2021-06-29
申请号:CN202011355736.2
申请日:2020-11-27
Applicant: 富士电机株式会社
IPC: H01L23/48 , H01L23/498 , H01L25/16 , H01L23/64
Abstract: 本发明提供一种半导体装置,其具有能够降低电感的连接机构。电容器具有包括电容器元件的壳体、第一连接端子、第二连接端子、以及设置于第一连接端子与第二连接端子之间的第二绝缘片,第一连接端子、第二绝缘片和第二连接端子从壳体向外部延伸出。半导体模块具有第一功率端子、第一绝缘片和第二功率端子依次重叠而成的端子层叠部。该第一功率端子具有与第一连接端子导电连接的第一接合区,该第二功率端子具有与第二连接端子导电连接的第二接合区,该第一绝缘片具有在俯视时向从第二接合区朝向第一接合区的方向延伸的平台部。
-
公开(公告)号:CN111699554A
公开(公告)日:2020-09-22
申请号:CN201980011462.4
申请日:2019-07-26
IPC: H01L23/473 , H01L25/07 , H01L25/18 , H05K7/20
Abstract: 本发明提供一种冷却器和半导体模块。使用该冷却器和半导体模块,流体的冷却效率高,压力损失低。冷却器(7)冷却半导体元件(1a,1b),并具有至少由板状散热片(7d1)(顶板)和板状散热片(7d6)(底板)构成的流路部(7d'),在顶板和底板之间形成供流体流动的连续的槽状流路。从与顶板平行且相对于流路交叉的方向观察流路部(7d')时,流路形成为流路的顶板侧的表面及底板侧的表面同步地向顶板侧及底板侧弯折的波形形状。
-
公开(公告)号:CN105981168A
公开(公告)日:2016-09-28
申请号:CN201580008212.7
申请日:2015-07-27
Applicant: 富士电机株式会社
IPC: H01L25/07 , H01L23/473 , H01L25/18
CPC classification number: H01L23/473 , H01L23/3107 , H01L23/3735 , H01L23/4006 , H01L23/492 , H01L23/49811 , H01L23/5286 , H01L23/5385 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/81 , H01L25/07 , H01L25/072 , H01L25/18 , H01L29/1608 , H01L2224/11334 , H01L2224/13013 , H01L2224/13014 , H01L2224/16227 , H01L2224/16237 , H01L2224/291 , H01L2224/32225 , H01L2224/32227 , H01L2224/48091 , H01L2224/48101 , H01L2224/48105 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/48247 , H01L2224/73253 , H01L2224/73265 , H01L2224/81801 , H01L2224/81898 , H01L2924/00014 , H01L2924/181 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099 , H01L2924/014
Abstract: 功率半导体模块具备冷却器、在冷却器上并列固定的多个功率半导体单元、以及将功率半导体单元电连接的母线单元。功率半导体单元具备依次层叠了电路板、绝缘板以及金属板而成的层叠基板;固定于电路板的半导体元件;具有印刷电路基板和多个导电柱的布线部件;与电路板电连接且机械连接的外部端子;以及绝缘性的密封材料。母线单元具备将各功率半导体单元的外部端子相互连接的多个母线。
-
公开(公告)号:CN105765716A
公开(公告)日:2016-07-13
申请号:CN201580002601.9
申请日:2015-04-01
Applicant: 富士电机株式会社
CPC classification number: H01L25/115 , H01L23/049 , H01L23/053 , H01L23/15 , H01L23/16 , H01L23/24 , H01L23/3121 , H01L23/3675 , H01L23/3735 , H01L23/4006 , H01L23/48 , H01L23/4924 , H01L23/49805 , H01L23/49833 , H01L23/49838 , H01L23/49861 , H01L23/49866 , H01L23/5386 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/81 , H01L25/07 , H01L25/18 , H01L2023/4087 , H01L2224/13013 , H01L2224/13014 , H01L2224/131 , H01L2224/13147 , H01L2224/16237 , H01L2224/16257 , H01L2224/291 , H01L2224/32225 , H01L2224/32227 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/73253 , H01L2224/73265 , H01L2224/81424 , H01L2224/81447 , H01L2224/81801 , H01L2924/00014 , H01L2924/00015 , H01L2924/10253 , H01L2924/10272 , H01L2924/1203 , H01L2924/12032 , H01L2924/13055 , H01L2924/13091 , H01L2924/15747 , H01L2924/17747 , H01L2924/181 , H01L2924/351 , H01L2924/3511 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207 , H01L2924/014 , H01L2224/48
Abstract: 功率半导体模块(1)在筐体(2)内具备将半导体元件(5)的正面电极与绝缘基板(3)的电路板(33)电连接的布线部件(10)。设置在筐体(2)的第二树脂(15)覆盖布线部件(10),并且设为布线部件(10)附近的高度。在筐体(2)内的第二树脂(15)与第一盖(12)之间设有覆盖外部端子(9a)、(9b)周围的罩(13)。在筐体(2)的开口部设有比第一盖(12)更靠近外侧的第二盖(14),在第二盖(14)与第一盖(12)之间填充有第一树脂(11)。
-
公开(公告)号:CN103930990A
公开(公告)日:2014-07-16
申请号:CN201280055469.4
申请日:2012-12-14
Applicant: 富士电机株式会社
CPC classification number: H01L23/5226 , H01L21/486 , H01L21/76877 , H01L23/24 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49833 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L25/072 , H01L2224/13011 , H01L2224/13015 , H01L2224/13076 , H01L2224/13082 , H01L2224/131 , H01L2224/13339 , H01L2224/13347 , H01L2224/16235 , H01L2224/291 , H01L2224/32225 , H01L2224/45124 , H01L2224/48091 , H01L2224/48227 , H01L2224/49111 , H01L2224/49113 , H01L2224/73253 , H01L2224/73265 , H01L2224/81139 , H01L2224/81193 , H01L2224/8121 , H01L2224/81815 , H01L2224/8184 , H01L2224/81898 , H01L2224/83192 , H01L2224/8384 , H01L2924/1305 , H01L2924/13055 , H01L2924/15747 , H01L2924/15787 , H01L2924/014 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种半导体装置,能以较好的生产性来制造使植入基板与半导体搭载基板的半导体元件经由植入引脚相接合并电连接的半导体装置。在该半导体装置中,经由压入植入引脚(20)的另一端的筒状端子(10),植入引脚(20)与半导体搭载基板的半导体元件(8)及/或电路图案(5)相接合。并且,植入引脚(20)的压入筒状端子(10)的压入深度L2可以调整。由此,使得处于被压入筒状端子(10)的状态的植入引脚(20)与筒状端子(10)的总长度与半导体搭载基板上的半导体元件(8)及/或电路图案(5)和植入基板(30)之间的距离相匹配。
-
-
-
-
-
-
-
-
-