-
公开(公告)号：CN106057740B
公开(公告)日：2019-12-10
申请号：CN201610130201.2
申请日：2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
公开(公告)号：CN107068642B
公开(公告)日：2021-07-06
申请号：CN201610933793.1
申请日：2016-10-31
Applicant: 富士电机株式会社
IPC: H01L23/492 , H05K1/18
Abstract: 本发明的半导体模块能够均匀地产生焦耳热，且能够抑制可靠性降低。半导体模块具有：表面上设有栅极电极的多个半导体芯片(400)、输入来自外部的控制信号的栅极端子以及印刷电路板(500)。印刷电路板(500)具有栅极配线层(510)，该栅极配线层(510)将输入栅极端子的控制信号进行分路，并与多个半导体芯片(400)各自的栅极电极导通，并且，栅极配线层(510)的剖面积随着从栅极电极靠近栅极端子而变大。
-
公开(公告)号：CN106057740A
公开(公告)日：2016-10-26
申请号：CN201610130201.2
申请日：2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
公开(公告)号：CN113380684A
公开(公告)日：2021-09-10
申请号：CN202110096415.3
申请日：2021-01-25
Applicant: 富士电机株式会社
Inventor： 稻叶哲也
IPC: H01L21/68 , H01L21/603 , H01L21/687 , H01L23/488
Abstract: 激光照射时所产生的溅射物、烟气可能会附着于产品。本发明的用于制造具有半导体组件的半导体模块的制造方法包括：使具有弹性构件和在两端形成有开口的筒状构件的夹具组件覆盖半导体组件，从而对筒状构件进行定位，以使得在半导体组件的上方所配置的端子的焊接区域在俯视时落在筒状构件的一端的开口内，以便将半导体组件与外部装置相连接的阶段；通过弹性构件的弹力来使筒状构件的一端与端子的正面紧贴，并且使端子的背面与半导体组件的被焊接部抵接的阶段；以及从筒状构件的另一端一侧通过筒状构件的内侧将激光照射到端子的焊接区域，从而将端子的焊接区域焊接到半导体组件的被焊接部的阶段。
-
Patent Agency Ranking
公开(公告)号：CN106449608A
公开(公告)日：2017-02-22
申请号：CN201610505752.2
申请日：2016-06-30
Applicant: 富士电机株式会社
IPC: H01L25/00
Abstract: 本发明的半导体模块抑制由宽带隙半导体构成的开关元件的劣化。半导体模块(100)中，将第2半导体芯片(420)(二极管)配置得比第1半导体芯片(410)(MOSFET)更靠层叠基板(310)侧。由此，在使第1半导体芯片(410)(MOSFET)的栅极电极的控制信号截止时，从源极端子(320)向漏极板(200)施加电压时的电流主要通电至第2半导体芯片(420)(二极管)。
-
公开(公告)号：CN105027276A
公开(公告)日：2015-11-04
申请号：CN201480011870.7
申请日：2014-07-08
Applicant: 富士电机株式会社
Inventor： 稻叶哲也
CPC classification number: H01L23/055 , H01L23/13 , H01L23/15 , H01L23/293 , H01L23/3121 , H01L23/48 , H01L23/492 , H01L23/49822 , H01L23/49838 , H01L23/5389 , H01L25/07 , H01L25/18 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/19107 , H01L2924/00 , H01L2224/76265 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099
Abstract: 提供一种组装工序少、制造成本低、可靠性高、小型的半导体装置。通过在陶瓷壳体(11)的腔体(9、10)容纳半导体芯片(2)和导电板(1)，从而能够减小功率半导体装置(100)的占有面积，另外，通过使端子(6、7、8)埋设于陶瓷壳体(11)，将端子(6、7、8)连接于半导体芯片(2)、导电板(1)，从而能够减薄功率半导体装置(100)的厚度。
-
公开(公告)号：CN113380684B
公开(公告)日：2024-09-20
申请号：CN202110096415.3
申请日：2021-01-25
Applicant: 富士电机株式会社
Inventor： 稻叶哲也
IPC: H01L21/68 , H01L21/603 , H01L21/687 , H01L23/488
Abstract: 激光照射时所产生的溅射物、烟气可能会附着于产品。本发明的用于制造具有半导体组件的半导体模块的制造方法包括：使具有弹性构件和在两端形成有开口的筒状构件的夹具组件覆盖半导体组件，从而对筒状构件进行定位，以使得在半导体组件的上方所配置的端子的焊接区域在俯视时落在筒状构件的一端的开口内，以便将半导体组件与外部装置相连接的阶段；通过弹性构件的弹力来使筒状构件的一端与端子的正面紧贴，并且使端子的背面与半导体组件的被焊接部抵接的阶段；以及从筒状构件的另一端一侧通过筒状构件的内侧将激光照射到端子的焊接区域，从而将端子的焊接区域焊接到半导体组件的被焊接部的阶段。
-
公开(公告)号：CN105027276B
公开(公告)日：2018-03-06
申请号：CN201480011870.7
申请日：2014-07-08
Applicant: 富士电机株式会社
Inventor： 稻叶哲也
CPC classification number: H01L23/055 , H01L23/13 , H01L23/15 , H01L23/293 , H01L23/3121 , H01L23/48 , H01L23/492 , H01L23/49822 , H01L23/49838 , H01L23/5389 , H01L25/07 , H01L25/18 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/19107 , H01L2924/00 , H01L2224/76265 , H01L2924/00012 , H01L2224/45015 , H01L2924/207 , H01L2224/45099
Abstract: 提供一种组装工序少、制造成本低、可靠性高、小型的半导体装置。通过在陶瓷壳体(11)的腔体(9、10)容纳半导体芯片(2)和导电板(1)，从而能够减小功率半导体装置(100)的占有面积，另外，通过使端子(6、7、8)埋设于陶瓷壳体(11)，将端子(6、7、8)连接于半导体芯片(2)、导电板(1)，从而能够减薄功率半导体装置(100)的厚度。
-
公开(公告)号：CN107068642A
公开(公告)日：2017-08-18
申请号：CN201610933793.1
申请日：2016-10-31
Applicant: 富士电机株式会社
IPC: H01L23/492 , H05K1/18
CPC classification number: H01L23/49844 , H01L23/041 , H01L23/053 , H01L23/3735 , H01L23/473 , H01L23/49811 , H01L25/072 , H01L2924/10272 , H01L2924/13091 , H01L23/492 , H05K1/181 , H05K2201/1081
Abstract: 本发明的半导体模块能够均匀地产生焦耳热，且能够抑制可靠性降低。半导体模块具有：表面上设有栅极电极的多个半导体芯片(400)、输入来自外部的控制信号的栅极端子以及印刷电路板(500)。印刷电路板(500)具有栅极配线层(510)，该栅极配线层(510)将输入栅极端子的控制信号进行分路，并与多个半导体芯片(400)各自的栅极电极导通，并且，栅极配线层(510)的剖面积随着从栅极电极靠近栅极端子而变大。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.018 seconds)
