公开(公告)号：CN118116799A

公开(公告)日：2024-05-31

申请号：CN202410170123.3

申请日：2024-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李绅扬 ,  张翔笔 ,  赵皇麟 ,  林斌彦

IPC: H01L21/28 ,  H01L29/51 ,  H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 公开了用于电容等效厚度缩放的栅极堆叠件制造技术。用于形成栅极堆叠件的示例性方法包括：形成界面层；在界面层上方形成高k介电层；以及在高k介电层上方形成导电栅极层。形成高k介电层包括形成含第4族元素的介电层(例如，HfO2层和/或ZrO2层)以及形成含稀土元素的介电层。在一些实施例中，含稀土元素的介电层包括钇和氧、氮、碳或它们的组合。导电栅极层形成在含稀土元素的介电层上方(即，含稀土元素的介电层未去除，并且保留在栅极堆叠件中)。含稀土元素的介电层可以在形成含第4族元素的介电层的子层之前、之后或之间形成。本申请的实施例还涉及用于形成栅极堆叠件的方法、半导体结构及其形成方法。

公开(公告)号：CN103943487A

公开(公告)日：2014-07-23

申请号：CN201310150945.7

申请日：2013-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林国楹 ,  潘婉君 ,  张翔笔 ,  蔡腾群 ,  陈继元

IPC: H01L21/304 ,  H01L21/306 ,  H01L21/3105

CPC classification number: H01L29/66666 ,  H01L29/66795 ,  H01L21/30625 ,  H01L29/785

Abstract: 公开了半导体区的生长中的化学机械抛光。一种方法包括执行第一平坦化步骤以去除半导体区位于隔离区上方的部分。第一平坦化步骤具有第一选择性，第一选择性是半导体区的第一去除速率与隔离区的第二去除速率的比值。在暴露隔离区之后，对隔离区和半导体区位于隔离区之间的一部分执行第二平坦化步骤。第二平坦化步骤具有低于第一选择性的第二选择性，第二选择性是半导体区的该部分的第三去除速率与隔离区的第四去除速率的比值。

公开(公告)号：CN103915345A

公开(公告)日：2014-07-09

申请号：CN201310100068.2

申请日：2013-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈继元 ,  蔡腾群 ,  林国楹 ,  潘婉君 ,  张翔笔 ,  朱熙甯 ,  陈彦友 ,  栾洪发 ,  江国诚

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/42356 ,  H01L29/16 ,  H01L29/20 ,  H01L29/24 ,  H01L29/42392 ,  H01L29/4966 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7855

Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括部分地制造鳍式场效应晶体管(FinFET)，该FinFET包括具有第一半导电材料和设置在第一半导电材料上方的第二半导电材料的半导体鳍。去除半导体鳍的第二半导电材料的顶部，并且暴露第一半导电材料的顶部。从第二半导电材料的下方去除第一半导电材料的顶部。氧化第一半导电材料和第二半导电材料，在第一半导电材料上形成具有第一厚度的第一氧化物和在第二半导电材料上形成具有第二厚度的第二氧化物，第一厚度大于第二厚度。从第二半导电材料去除第二氧化物，以及完成FinFET的制造。

公开(公告)号：CN118748172A

公开(公告)日：2024-10-08

申请号：CN202410645463.7

申请日：2024-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李绅扬 ,  张翔笔 ,  赵皇麟 ,  林斌彦

IPC: H01L21/8234 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088

Abstract: 本公开提供以降低的结晶温度形成结晶性高k值介电层于半导体装置内。上述方法包括形成一通道结构于一基底上；形成一界面层于通道结构上；形成第一高k值介电层于界面层上；用掺杂物形成偶极(dipole)于第一高k值介电层内；以及形成一第二高k值介电层于第一高k值介电层上。掺杂物包括第一金属元素。第二高k值介电层包括与第一金属元素不同的第二金属元素。

公开(公告)号：CN103909474B

公开(公告)日：2017-09-26

申请号：CN201310084294.6

申请日：2013-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林国楹 ,  蔡腾群 ,  潘婉君 ,  张翔笔 ,  陈继元

IPC: B24B53/017

CPC classification number: B24B55/00 ,  B08B3/02 ,  B24B53/017

Abstract: 本发明提供了一种CMP站清洁系统和方法。一个实施例包括化学机械抛光CMP站，该CMP站包括用于覆盖CMP站不同部件的壳体单元。CMP站进一步包括浆料臂防护罩、浆料喷嘴、衬垫调节臂防护罩、压板防护罩、和载体头的不同表面；以及壳体单元的内部和垂直表面。将清洁液传送系统配置成作为定期向CMP站的不同表面配给清洁液。

公开(公告)号：CN112103183B

公开(公告)日：2024-05-03

申请号：CN202010041094.2

申请日：2020-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  张毅敏 ,  张翔笔 ,  吕育玮 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 形成集成电路器件的方法包括提供沟道区域并且在沟道区域上生长氧化物层。生长氧化物层包括引入提供氧的第一源气体和引入提供氢的第二源气体。第二源气体与第一源气体不同。生长氧化物层通过将氧结合至沟道区域的半导体元素以形成氧化物层并且将氢结合至沟道区域的半导体元素以形成半导体氢化物副产物来生长。可以在氧化物层上方形成栅极介电层和栅电极。本发明的实施例还涉及集成电路器件。

公开(公告)号：CN115527946A

公开(公告)日：2022-12-27

申请号：CN202210886647.3

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张翔笔 ,  程仲良 ,  张毅敏 ,  黄耀升 ,  赵皇麟

IPC: H01L21/8238 ,  H01L27/092

Abstract: 此处公开一种具有不同栅极结构设置的半导体装置与其制作方法。方法包括形成鳍状结构于基板上；形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介电层于金属氧化物层上，形成第二介电层于第一介电层上；形成功函数金属层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面积密度。

公开(公告)号：CN111243958A

公开(公告)日：2020-06-05

申请号：CN201911180066.2

申请日：2019-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  程仲良 ,  张翔笔 ,  孙宏彰 ,  黄耀升 ,  吕育玮 ,  李芳苇 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。

公开(公告)号：CN109860019A

公开(公告)日：2019-06-07

申请号：CN201810589182.9

申请日：2018-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张志宇 ,  张翔笔 ,  方子韦

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/336

Abstract: 一种半导体装置的制造方法包含在半导体基板上形成通道区域。在通道区域上形成介面层。使用三甲基铝(TMA)处理介面层。在使用TMA处理介面层之后在介面层上形成高介电常数(高介电常数)介电质层。在高介电常数介电质层上形成栅极。使用TMA处理介面层和形成高介电常数介电质层是在同一腔室中进行。在使用TMA处理介面层之前退火介面层。退火介面层和使用TMA处理介面层是在不同的腔室中进行。

公开(公告)号：CN118645426A

公开(公告)日：2024-09-13

申请号：CN202410512233.3

申请日：2024-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李绅扬 ,  张翔笔 ,  赵皇麟 ,  林斌彦

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/06 ,  H01L21/82 ,  H01L21/84 ,  H01L21/8234

Abstract: 本申请涉及半导体装置及其制造方法。半导体装置的制造方法包含暴露晶体管的导电通道的一个或多个表面；以介电界面层覆盖一个或多个表面；以阻挡层覆盖介电界面层；进行第一退火工艺，以致密化介电界面层；以第一高介电常数介电层覆盖阻挡层；在第一高介电常数介电层上方形成一个或多个临界电压调制层；进行第二退火工艺，以调整第一高介电常数介电层的掺杂轮廓；以及以第二高介电常数介电层覆盖第一高介电常数介电层。