公开(公告)号：CN115528093A

公开(公告)日：2022-12-27

申请号：CN202210881161.0

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张翔笔 ,  程仲良 ,  张毅敏 ,  黄耀升 ,  赵皇麟

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8238

Abstract: 公开了一种具有不同栅极结构配置的半导体装置及其制造方法。半导体装置的制造方法包含在基底上形成鳍结构，在鳍结构上形成栅极开口，在鳍结构上形成界面氧化物层，在界面氧化物层上形成第一介电层，在界面氧化物层和第一介电层之间形成偶极层，在第一介电层上形成第二介电层，在第二介电层上形成功函数金属(WFM)层，以及在WFM层上形成栅极金属填充层。偶极层包含彼此不同的第一和第二金属的离子。第一和第二金属的电负值大于第一介电层的金属或半导体的电负值。

公开(公告)号：CN111243958B

公开(公告)日：2023-08-22

申请号：CN201911180066.2

申请日：2019-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  程仲良 ,  张翔笔 ,  孙宏彰 ,  黄耀升 ,  吕育玮 ,  李芳苇 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。

公开(公告)号：CN115064490A

公开(公告)日：2022-09-16

申请号：CN202210429831.5

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  张荣宏 ,  程仲良 ,  张翔笔 ,  黄耀升 ,  赵皇麟

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置结构，包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。

公开(公告)号：CN114823535A

公开(公告)日：2022-07-29

申请号：CN202210172779.X

申请日：2022-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄耀升 ,  张毅敏 ,  赵皇麟

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明实施例提供一种半导体装置。半导体装置的形成方法采用一个图案化的掩模与一个自对准掩模以形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构的弹性。一些实施例在形成第一型态的源极/漏极结构之后，可形成自对准掩模层于第一型态的源极/漏极结构上而不需采用光刻工艺，因此可避免在图案化工艺中损伤第一型态的源极/漏极结构。

公开(公告)号：CN115527946A

公开(公告)日：2022-12-27

申请号：CN202210886647.3

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张翔笔 ,  程仲良 ,  张毅敏 ,  黄耀升 ,  赵皇麟

IPC: H01L21/8238 ,  H01L27/092

Abstract: 此处公开一种具有不同栅极结构设置的半导体装置与其制作方法。方法包括形成鳍状结构于基板上；形成栅极开口于鳍状结构上；形成金属氧化物层于栅极开口中；形成第一介电层于金属氧化物层上，形成第二介电层于第一介电层上；形成功函数金属层于第二介电层上；以及形成栅极金属填充层于功函数金属层上。形成第一介电层的步骤包括沉积氧化物材料，其氧面积密度小于金属氧化物层的氧面积密度。

公开(公告)号：CN111243958A

公开(公告)日：2020-06-05

申请号：CN201911180066.2

申请日：2019-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  程仲良 ,  张翔笔 ,  孙宏彰 ,  黄耀升 ,  吕育玮 ,  李芳苇 ,  方子韦 ,  赵皇麟

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。