-
公开(公告)号：CN109326510A
公开(公告)日：2019-02-12
申请号：CN201711268389.8
申请日：2017-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置及其形成方法。半导体装置包括场效晶体管(FET)。场效晶体管包括通道区域及相邻通道区域的源极/漏极区域。场效晶体管亦包括设置在通道区域上方的栅极电极。场效晶体管为n型场效晶体管且通道区域是由Si制成。源极/漏极区域包括含有Si1-x-yM1xM2y的磊晶层，其中M1为Ge及Sn中的一者或多者，M2为P及As中的一者或多者，并且0.01≤x≤0.1。
-
公开(公告)号：CN105280706B
公开(公告)日：2018-04-20
申请号：CN201510144290.1
申请日：2015-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/785 , H01L29/66795
Abstract: 本发明提供了一种半导体结构。根据一些实施例，该半导体结构包括：衬底；一个或多个鳍，每一个都包括形成在衬底上方的第一半导体层；氧化物层，形成为包围一个或多个鳍的每一个的上部；以及栅极堆叠件，包括形成为包围在氧化物层上方的高K(HK)介电层和金属栅(MG)电极。第一半导体层可包括硅锗(SiGex)，并且氧化物层可包括硅锗氧化物(SiGexOy)。本发明还提供了一种具有栅极氧化物层的FINFET器件。
-
公开(公告)号：CN109326510B
公开(公告)日：2021-03-23
申请号：CN201711268389.8
申请日：2017-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置及其形成方法。半导体装置包括场效晶体管(FET)。场效晶体管包括通道区域及相邻通道区域的源极/漏极区域。场效晶体管亦包括设置在通道区域上方的栅极电极。场效晶体管为n型场效晶体管且通道区域是由Si制成。源极/漏极区域包括含有Si1‑x‑yM1xM2y的磊晶层，其中M1为Ge及Sn中的一者或多者，M2为P及As中的一者或多者，并且0.01≤x≤0.1。
-
公开(公告)号：CN112582400B
公开(公告)日：2025-01-10
申请号：CN202010268026.X
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明描述了半导体器件，该半导体器件包括具有第一栅极结构的第一晶体管。第一栅极结构包括掺杂有第一掺杂剂浓度的第一掺杂剂的第一栅极介电层和位于第一栅极介电层上的第一功函层。第一栅极结构还包括位于第一功函层上的第一栅电极。该半导体器件还包括具有第二栅极结构的第二晶体管，其中第二栅极结构包括掺杂有第二掺杂剂浓度的第二掺杂剂的第二栅极介电层，第二掺杂剂浓度低于第一掺杂剂浓度。第二栅极结构还包括位于第二栅极介电层上的第二功函层和位于第二功函层上的第二栅电极。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN115528093A
公开(公告)日：2022-12-27
申请号：CN202210881161.0
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/8238
Abstract: 公开了一种具有不同栅极结构配置的半导体装置及其制造方法。半导体装置的制造方法包含在基底上形成鳍结构，在鳍结构上形成栅极开口，在鳍结构上形成界面氧化物层，在界面氧化物层上形成第一介电层，在界面氧化物层和第一介电层之间形成偶极层，在第一介电层上形成第二介电层，在第二介电层上形成功函数金属(WFM)层，以及在WFM层上形成栅极金属填充层。偶极层包含彼此不同的第一和第二金属的离子。第一和第二金属的电负值大于第一介电层的金属或半导体的电负值。
-
Patent Agency Ranking
公开(公告)号：CN112582400A
公开(公告)日：2021-03-30
申请号：CN202010268026.X
申请日：2020-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明描述了半导体器件，该半导体器件包括具有第一栅极结构的第一晶体管。第一栅极结构包括掺杂有第一掺杂剂浓度的第一掺杂剂的第一栅极介电层和位于第一栅极介电层上的第一功函层。第一栅极结构还包括位于第一功函层上的第一栅电极。该半导体器件还包括具有第二栅极结构的第二晶体管，其中第二栅极结构包括掺杂有第二掺杂剂浓度的第二掺杂剂的第二栅极介电层，第二掺杂剂浓度低于第一掺杂剂浓度。第二栅极结构还包括位于第二栅极介电层上的第二功函层和位于第二功函层上的第二栅电极。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN112103183A
公开(公告)日：2020-12-18
申请号：CN202010041094.2
申请日：2020-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 形成集成电路器件的方法包括提供沟道区域并且在沟道区域上生长氧化物层。生长氧化物层包括引入提供氧的第一源气体和引入提供氢的第二源气体。第二源气体与第一源气体不同。生长氧化物层通过将氧结合至沟道区域的半导体元素以形成氧化物层并且将氢结合至沟道区域的半导体元素以形成半导体氢化物副产物来生长。可以在氧化物层上方形成栅极介电层和栅电极。本发明的实施例还涉及集成电路器件。
-
公开(公告)号：CN111243958B
公开(公告)日：2023-08-22
申请号：CN201911180066.2
申请日：2019-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。
-
公开(公告)号：CN115064490A
公开(公告)日：2022-09-16
申请号：CN202210429831.5
申请日：2022-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置结构，包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。
-
公开(公告)号：CN114823535A
公开(公告)日：2022-07-29
申请号：CN202210172779.X
申请日：2022-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明实施例提供一种半导体装置。半导体装置的形成方法采用一个图案化的掩模与一个自对准掩模以形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构的弹性。一些实施例在形成第一型态的源极/漏极结构之后，可形成自对准掩模层于第一型态的源极/漏极结构上而不需采用光刻工艺，因此可避免在图案化工艺中损伤第一型态的源极/漏极结构。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.037 seconds)
