公开(公告)号：CN107393823A

公开(公告)日：2017-11-24

申请号：CN201610327208.3

申请日：2016-05-17

Applicant: 北大方正集团有限公司 ,  深圳方正微电子有限公司

Inventor： 石金成 ,  马万里 ,  高振杰 ,  李杰英 ,  崔永军

IPC: H01L21/331 ,  H01L21/28 ,  H01L21/76 ,  H01L21/266 ,  H01L21/308 ,  H01L21/316 ,  H01L21/033

CPC classification number: H01L21/0223 ,  H01L21/033 ,  H01L21/266 ,  H01L21/28 ,  H01L21/308 ,  H01L21/76

Abstract: 本发明提供一种应用于高频三极管中L型侧墙的制作方法，包括：在N型外延层上形成Ploy层，在Ploy层上进行P+注入形成P+Ploy层并在其上形成第一LP TEOS层；依次对第一LP TEOS层和P+Ploy层进行刻蚀；在N型外延层上且在P+Ploy层侧面形成氧化层，同时在N型外延层进行P+扩散形成P+扩散层；在N型外延层内且在所述氧化层下进行基区注入以形成基区层；在氧化层和第一LP TEOS层上形成LP SIN层；在LP SIN层上形成第二LP TEOS层；对第二LP TEOS层各向异性回刻，形成SIO2侧墙；对LP SIN层中部区域不完全湿法腐蚀；对SIO2侧墙完全湿法腐蚀；对中部区域剩余的LP SIN层完全湿法腐蚀；对中部区域对应的氧化层完全湿法腐蚀。本发明所述方法制作的L型侧墙并不会高出LPTEOS层，不会对芯片表面平坦化造成负面影响。

公开(公告)号：CN103855171B

公开(公告)日：2017-01-18

申请号：CN201410073857.6

申请日：2014-02-28

Applicant: 京东方科技集团股份有限公司

Inventor： 谢明哲 ,  谢春燕 ,  刘陆

IPC: H01L27/12 ,  H01L27/32 ,  H01L21/683 ,  H01L21/78

CPC classification number: H01L51/0097 ,  G02F1/133305 ,  G02F1/133514 ,  G02F1/1368 ,  H01L21/76 ,  H01L21/78 ,  H01L27/12 ,  H01L27/1218 ,  H01L27/1262 ,  H01L27/32 ,  H01L27/3244 ,  H01L29/78603 ,  H01L51/5228 ,  H01L51/529 ,  H01L51/56 ,  H01L2227/323 ,  H01L2251/5338 ,  Y02E10/549

Abstract: 本发明实施例提供了一种柔性显示基板母板及柔性显示基板的制造方法，涉及显示技术领域，可在柔性基底和承载基板分离时，避免对位于柔性基底上的显示元件造成损坏，并避免分离不均的现象；该方法包括：在承载基板上形成加热用图案层，加热用图案层包括间隔排列的多个区域块；在形成有加热用图案层的基板上形成柔性基底，并在柔性基底上形成显示元件；其中，柔性基底的面积大于加热用图案层的面积；利用加热用图案层对柔性基底进行加热，并进行切割，将与区域块对应的承载基板和柔性基底剥离，形成柔性显示基板。用于在柔性基底和承载基板分离时，需要避免对位于柔性基底上的显示元件造成损坏，并避免分离不均的现象的柔性显示基板的制造。

公开(公告)号：CN106030715A

公开(公告)日：2016-10-12

申请号：CN201580010761.8

申请日：2015-09-25

Applicant: 克劳帕斯科技有限公司

Inventor： H·栾 ,  B·贝特曼 ,  V·阿克赛尔拉德 ,  C·程

IPC: G11C11/00 ,  H01L21/76 ,  H01L27/00

CPC classification number: H01L27/1027 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  H01L21/76 ,  H01L27/1023 ,  H01L29/66363 ,  H01L29/87

Abstract: 本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了制造该阵列的方法。

公开(公告)号：CN105742254A

公开(公告)日：2016-07-06

申请号：CN201511016598.4

申请日：2015-12-29

Applicant: 精材科技股份有限公司

Inventor： 温英男 ,  刘建宏 ,  李士仪 ,  姚皓然

IPC: H01L23/31 ,  H01L23/488 ,  H01L21/56

CPC classification number: H01L24/02 ,  H01L21/268 ,  H01L21/304 ,  H01L21/31127 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76 ,  H01L21/76802 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L27/14678 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2224/0235 ,  H01L2224/02372 ,  H01L2224/02377 ,  H01L2224/02381 ,  H01L2224/03002 ,  H01L2224/0311 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05025 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/014 ,  H01L23/31 ,  H01L21/56 ,  H01L23/488

Abstract: 一种晶片封装体及其制造方法，该晶片封装体包含：一晶片，该晶片具有一导电垫、以及相对的一第一表面与一第二表面，其中导电垫位于第一表面上；一第一穿孔，自第二表面朝第一表面延伸，并暴露出导电垫；一激光阻挡结构，位于第一穿孔中的导电垫上，且激光阻挡结构的一上表面位于第二表面上；一第一绝缘层，位于第二表面与激光阻挡结构上，并具有相对于第二表面的一第三表面；一第二穿孔，自第三表面朝第二表面延伸，并暴露激光阻挡结构；以及一导电层，位于第三表面上与第二穿孔中，并接触激光阻挡结构。本发明不仅可省略化学气相沉积绝缘层与图案化绝缘层的制程，还能缩小穿孔的孔径，且可提升晶片封装体侦测时的准确度。

公开(公告)号：CN105723518A

公开(公告)日：2016-06-29

申请号：CN201480061640.1

申请日：2014-10-22

Applicant: 日立汽车系统株式会社

Inventor： 和田真一郎

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/7826 ,  H01L21/76 ,  H01L27/1203 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/7819 ,  H01L29/7824 ,  H01L29/7835 ,  H01L29/78624 ,  H01L29/861 ,  H01L29/868

Abstract: 提供在栅极宽度方向上器件的端部和中央部上的通态电阻或漏极电流密度均匀的高耐压横向半导体器件。在形成于SOI衬底上的横向N型MOS晶体管(11)的端部形成有由绝缘膜填充的沟槽隔离(10b)。隔着沟槽隔离(10b)与晶体管的P型体区(1)相邻地设置有二极管12的阳极区(6)，并且，隔着沟槽隔离(10b)与晶体管的N型漏极漂移区(4)相邻地设置有二极管(12)的阴极区(15)，使得在对晶体管施加电压时施加到沟槽隔离(10b)的电场为0。

公开(公告)号：CN105655386A

公开(公告)日：2016-06-08

申请号：CN201610064238.X

申请日：2016-01-29

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 王飞

IPC: H01L29/06 ,  H01L29/772 ,  H01L21/76

CPC classification number: H01L29/0603 ,  H01L21/76 ,  H01L29/0684 ,  H01L29/772

Abstract: 本发明公开了一种超级结器件，在N型外延中具有P柱和P阱，P柱呈平行沟槽型；P阱之间的区域为JFET区域，P阱之间的外延表面具有栅极，所述栅极与P柱沟槽平行；所述P柱与P阱在外延中互不接触，间隔一定的距离，P阱通过源区接地，P柱与P阱通过电阻相连接。本发明通过引入电阻将P柱和P阱相连接，降低了P柱和N型外延的电势差，延缓了P柱达到完全反向耗尽的时间，延迟了器件的截止关断时间，达到了调节器件开关特性的目的。

公开(公告)号：CN102656699B

公开(公告)日：2016-05-04

申请号：CN201080059031.4

申请日：2010-11-18

Applicant: 英特尔公司

Inventor： R.皮拉里塞蒂 ,  J.T.卡瓦列罗斯 ,  W.雷奇马迪 ,  U.沙 ,  B.楚-孔 ,  M.拉多沙夫耶维奇 ,  N.穆克赫吉 ,  G.德维 ,  B.Y.金 ,  R.S.乔

IPC: H01L29/80 ,  H01L21/335

CPC classification number: H01L29/775 ,  B82Y10/00 ,  H01L21/76 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/155 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66439 ,  H01L29/66477 ,  H01L29/66795 ,  H01L29/66977 ,  H01L29/7782 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7851

Abstract: 公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III-V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III-V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。

公开(公告)号：CN105280708A

公开(公告)日：2016-01-27

申请号：CN201510295584.4

申请日：2015-06-02

Applicant: 瑞萨电子株式会社

Inventor： 德光成太

IPC: H01L29/78 ,  H01L29/72 ,  H01L29/861 ,  H01L21/76

CPC classification number: H01L21/76229 ,  H01L23/528 ,  H01L27/0922 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/78 ,  H01L21/76 ,  H01L29/72 ,  H01L29/861

Abstract: 本发明涉及一种半导体器件。元件隔离沟槽形成在衬底中且在平面图中沿多边形的各边形成。第一沟槽形成在衬底中并在不同于沟槽的任意边的方向上延伸。第一导电类型区形成在位于衬底中的第一沟槽的端部侧的部分上/上方。因此，当通过在衬底中形成沟槽且将杂质斜向地注入沟槽中而形成在衬底的深度方向上延伸的杂质区时，能防止杂质注入凹槽的侧面中，诸如用于元件隔离等的凹槽的不希望杂质注入的侧面中。

公开(公告)号：CN104934362A

公开(公告)日：2015-09-23

申请号：CN201510187465.7

申请日：2015-04-17

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 张振兴 ,  奚裴 ,  熊磊

IPC: H01L21/762 ,  H01L21/311

CPC classification number: H01L21/76 ,  H01L21/311

Abstract: 本发明揭示了一种深槽的制作方法。包括：提供前端结构，所述前端结构形成有初始深槽；在所述前端结构上顺次形成AMR层、第一阻挡层和第二阻挡层；在所述初始深槽中填充光刻填充材料层，并覆盖前端结构；形成图案化的第一光阻层，之后对光刻填充材料层进行开口，暴露出位于初始深槽底部的部分第二阻挡层；去除暴露出的位于初始深槽底部的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；去除光刻填充材料层及第一光阻层，形成图案化的第二光阻层，暴露出部分第二阻挡层；去除暴露出的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；去除第二光阻层，获得所需深槽。本方法获得的深槽侧壁及底壁平整，提高了器件的可靠性。

公开(公告)号：CN104934361A

公开(公告)日：2015-09-23

申请号：CN201410103919.3

申请日：2014-03-19

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 王新鹏

IPC: H01L21/762

CPC classification number: H01L21/76 ,  H01L21/311

Abstract: 本申请提供了一种浅沟槽的制作方法及存储器件的制作方法。其中浅沟槽的制作方法包括：将衬底划分为第一区域和第二区域；在第二区域欲形成浅沟槽的位置上形成第一可牺牲材料层；以及同时对第一可牺牲材料层和衬底进行刻蚀，在第一区域形成第一浅沟槽，在第二区域中对应于第一可牺牲材料层的位置上形成第二浅沟槽。该制作方法通过在第二区域的待刻蚀部位相应设置第一可牺牲材料层，使刻蚀第二区域形成的第二浅沟槽的深度小于刻蚀第一区域形成的第一浅沟槽的深度。同时仅通过一次光刻、掩膜对准，以及通过刻蚀第一区域和第二区域的工艺就形成了不同深度的浅沟槽，从而简化了现有工艺，降低了生产成本，并且所形成的浅沟槽对准精度得到提高。