公开(公告)号：CN111584357B

公开(公告)日：2024-03-15

申请号：CN202010305632.4

申请日：2020-04-17

申请人： 深圳方正微电子有限公司

发明人： 李明 ,  刁宇飞 ,  姚雪霞

IPC分类号： H01L21/3065 ,  H01L21/02

摘要： 本发明公开了一种深沟槽刻蚀方法，包括：提供衬底；在衬底上形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形定义出深沟槽的形状及位置；使用包含NF3的刻蚀气体对所述衬底进行刻蚀，以于所述衬底内形成深沟槽；其中，刻蚀压力大于等于90mT和/或所述刻蚀气体中所述NF3的流量大于等于10SCCM。优化RIE机台传统刻蚀步骤中的第三步，调试刻蚀菜单，调节刻蚀压力或/和NF3气体流量，有效增加沟槽深度和底部沟槽宽度；对衬底分多步刻蚀，刻蚀深度超过20um，同时保持侧壁形貌满足工艺要求。

公开(公告)号：CN116246982A

公开(公告)日：2023-06-09

申请号：CN202310143391.1

申请日：2023-02-03

申请人： 深圳方正微电子有限公司

发明人： 张锐 ,  陈定平 ,  张啸 ,  王镇涛 ,  陈贵赛 ,  韦金玉 ,  杨鑫洁

IPC分类号： H01L21/67

摘要： 本申请属于半导体技术领域，提供了一种药液控制装置、去胶设备，通过在第一储液罐、第二储液罐以及第二回流罐之间设置第一三通阀门，在第二储液罐、第三储液罐以及第三回流罐之间设置第二三通阀门，并由主控模块监测第一储液罐、第二储液罐以及第三储液罐内药液中反应物的浓度，并根据监测结果生成抽取控制信号和药液补充控制信号，以控制设于第一储液罐上的药液抽取管抽取第一储液罐内的药液，控制药液补充管向第三储液罐中补充药液，使得储液罐内的药液浓度处于适当水平，避免药液浓度波动太大导致工艺不稳定的问题。

公开(公告)号：CN111192826B

公开(公告)日：2023-05-26

申请号：CN201910468427.7

申请日：2019-05-31

申请人： 深圳方正微电子有限公司

发明人： 刘国梁 ,  李明 ,  李理

IPC分类号： H01L21/329 ,  H01L29/868 ,  H01L29/06

摘要： 本发明供一种双势垒沟槽外延高压PIN芯片及其制造方法，包括以下步骤：对N型衬底的N型外延层进行刻蚀处理，使N型外延层表面形成若干第一沟槽；对第一沟槽进行P型离子注入，形成P型注入区；对N型外延层进行刻蚀处理，使N型外延层表面形成若干第二沟槽；进行P型外延的在第一、第二沟槽上进行P型外延沉积；去除第一、二沟槽外部的P型外延；对第一沟槽内的P型外延进行P型离子注入，形成P型离子注入区；在第一、二沟槽的间隙表面沉积介质层；在第一、二沟槽表面沉积一层过渡层，并在过渡层表面沉积金属层，经退火处理；沉积正面、背面金属层。由此制造方法获得的PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。

公开(公告)号：CN111192821B

公开(公告)日：2023-04-14

申请号：CN201811517728.6

申请日：2018-12-12

申请人： 深圳方正微电子有限公司

发明人： 贺冠中

IPC分类号： H01L21/04 ,  H01L29/06 ,  H01L29/36

摘要： 本发明提供一种碳化硅功率器件结终端结构及制造方法、碳化硅功率器件。其制造方法包括以下步骤：提供具有碳化硅外延层的衬底；自碳化硅外延层表面向远离碳化硅外延层的方向上，沉积形成层叠叠设的若干层介质薄膜；对介质薄膜进行多次刻蚀处理，使各介质薄膜具有不同边界；在介质薄膜表面形成便于进行P型杂质注入的硬掩膜图案；对碳化硅外延层表面进行P型杂质注入处理，获得具有不同深度和浓度分布的P型杂质；去除碳化硅外延层表面的硬掩膜和具有不同边界的介质薄膜，得到碳化硅功率器件结终端结构。由此制造方法实现对碳化硅外延层进行不同浓度和深度的P注入，从而获得结终端区域电场分布可控的碳化硅功率器件结终端结构。

公开(公告)号：CN113053999B

公开(公告)日：2023-02-21

申请号：CN202110270445.1

申请日：2021-03-12

申请人： 深圳方正微电子有限公司

发明人： 马万里

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种金属氧化物半导体晶体管及其制备方法。该金属氧化物半导体晶体管包括衬底层、外延层、体区、源区、第一栅介质层、栅极、并排依次紧靠的多个阻挡部和与多个所述阻挡部相对应的多个终端区；所述外延层设置于所述衬底层上，所述第一栅介质层用于间隔所述栅极与所述外延层，所述体区设置于所述外延层中，所述源区设置于所述体区中，所述终端区设置于所述源区远离所述栅极的一侧的外延层中；其中，各所述终端区的掺杂类型与所述体区的掺杂类型相同，所述源区的掺杂类型与所述外延层的掺杂类型相同；在多个所述阻挡部中，靠近所述源区的阻挡部的厚度较小，在多个所述终端区中，靠近所述源区的终端区中的掺杂浓度较高。

公开(公告)号：CN113054031A

公开(公告)日：2021-06-29

申请号：CN202110271209.1

申请日：2021-03-12

申请人： 深圳方正微电子有限公司

发明人： 马万里

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L21/336 ,  H01L23/48

摘要： 本发明公开了一种金属氧化物半导体场效应晶体管及其制备方法和应用。该金属氧化物半导体场效应晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P‑体区、P+区和N+区，P‑体区包绕所沟槽，P+区自所述沟槽的槽底向P‑体区延伸，N+区在沟槽内围绕沟槽的侧壁设置且露出P+区；栅氧化层，栅氧化层设置在N型基体的设有沟槽的一侧，并且露出沟槽；多晶硅层，多晶硅层设置在栅氧化层上，多晶硅层、栅氧化层、P+区与N+区围成接触孔；以及第一金属层，第一金属层设在多晶硅层上且向下延伸填充满接触孔，N+区的材料为注入N型离子的碳化硅，上述结构的晶体管在不降低单脉冲雪崩击穿能量的同时还提高了器件的工作速度。

公开(公告)号：CN113054029A

公开(公告)日：2021-06-29

申请号：CN202110268619.0

申请日：2021-03-12

申请人： 深圳方正微电子有限公司

发明人： 马万里

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L21/336

摘要： 本发明公开了一种金属氧化物半导体场效应晶体管及其制备方法和应用。该金属氧化物半导体场效应晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P‑体区、P+区和N+区，P‑体区包绕沟槽，P+区自沟槽的槽底向P‑体区延伸，N+区包括第一N+区和第二N+区，第一N+区在沟槽内围绕沟槽的侧壁设置且露出P+区，第二N+区在相邻的P‑体区之间；栅氧化层，栅氧化层设置在N型基体的设有沟槽的一侧，并且露出沟槽；多晶硅层，多晶硅层设置在栅氧化层上，多晶硅层、栅氧化层、P+区与N+区围成接触孔；以及第一金属层，第一金属层设在多晶硅层上且向下延伸填充满接触孔，上述结构的晶体管在不降低单脉冲雪崩击穿能量的同时还提高了器件的工作速度。

公开(公告)号：CN107093568B

公开(公告)日：2021-04-09

申请号：CN201610091124.4

申请日：2016-02-18

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 贺业成 ,  刘宇航

IPC分类号： H01L21/67 ,  H01L21/66

摘要： 本发明提供的晶元在线监测方法，首先获取多个晶元的多个测试数据，然后根据每个晶元的测试数据的最大值和最小值之差值判断单个晶元是否出现问题，从而对单个晶元进行报警；此外，还根据每个晶元的测试均值是否超出阈值进行报警，用于监测不同晶元之间的异常，从而实现了对单个晶元以及不同晶元之间的在线监测，提高了监测效率和监测精度。此外，该方案中还计算除了多个质量监测参数Cp、Cpu、Cpl、Cpk、Ca，综合监测晶元的质量状况，通过图表直观的进行显示，提供便利的操作方式。

公开(公告)号：CN108010857B

公开(公告)日：2020-12-29

申请号：CN201610935706.6

申请日：2016-11-01

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 贺冠中

IPC分类号： H01L21/66 ,  H01L21/265

摘要： 本发明提供一种离子注入工艺对准质量的检验方法，包括：在半导体基底的预定区域形成具有第一图形的覆盖层；同时在半导体基底的目标区域和覆盖层上形成掩膜层，目标区域为需进行离子注入工艺的区域；以掩膜层为掩膜，先进行离子注入工艺；以掩膜层为掩膜，刻蚀覆盖层，形成第二图形；根据第一图形和第二图形的相对位置，检验离子注入工艺是否对准。本发明提供方法根据第一图形和第二图形的相对位置，即可检验离子注入工艺是否对准，解决了离子注入工艺去除掩模后无法判断离子注入图形对准质量的问题，尽早检测离子注入对准质量，使对准异常的产品无需完成后续生产流程，节约生产成本，提高半导体产品的市场竞争力。

公开(公告)号：CN107346732B

公开(公告)日：2020-10-16

申请号：CN201610289865.3

申请日：2016-05-04

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 陈定平 ,  杜卫星

IPC分类号： H01L21/3213

摘要： 本发明提供了一种集成电路金属连线的制备方法，包括：在完成硅衬底上的金属层制备后，对所述金属层进行图形化处理；对图形化处理后的金属层进行穿透刻蚀处理；在完成所述穿透刻蚀处理后，采用三氟氢碳气体、三氯化硼气体和氯气的混合气体对所述金属层进行干法刻蚀处理。通过本发明技术方案，改善了金属刻蚀过程的副产物残留问题，提升了器件可靠性和成品率。