-
公开(公告)号：CN111192829B
公开(公告)日：2022-07-19
申请号：CN201910468719.0
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明供一种沟槽型VDMOS器件的制造方法及其制造方法，该制造方法包括在对具有掩膜的N型外延层形成的第一沟槽进行栅极氧化层、N型多晶硅的沉积处理；采用湿法工艺去除掩膜；形成体区，在N型多晶硅侧面形成掩膜侧墙，并对N型外延层进行第二沟槽刻蚀；在第二沟槽底部沉积形成隔离层，去除掩膜侧墙，在N型外延层上形成源区，去除隔离层；依次形成介质层、接触孔、金属层和电极引线。由此制造方法获得的沟槽型VDMOS器件，体区和金属层之间短接性能良好，不寄生NPN二极管，因而具有良好的EAS性能和Vfsd性能。
-
公开(公告)号：CN111192826A
公开(公告)日：2020-05-22
申请号：CN201910468427.7
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L21/329 , H01L29/868 , H01L29/06
摘要： 本发明供一种双势垒沟槽外延高压PIN芯片及其制造方法，包括以下步骤：对N型衬底的N型外延层进行刻蚀处理，使N型外延层表面形成若干第一沟槽；对第一沟槽进行P型离子注入，形成P型注入区；对N型外延层进行刻蚀处理，使N型外延层表面形成若干第二沟槽；进行P型外延的在第一、第二沟槽上进行P型外延沉积；去除第一、二沟槽外部的P型外延；对第一沟槽内的P型外延进行P型离子注入，形成P型离子注入区；在第一、二沟槽的间隙表面沉积介质层；在第一、二沟槽表面沉积一层过渡层，并在过渡层表面沉积金属层，经退火处理；沉积正面、背面金属层。由此制造方法获得的PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。
-
公开(公告)号：CN111192829A
公开(公告)日：2020-05-22
申请号：CN201910468719.0
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明供一种沟槽型VDMOS器件的制造方法及其制造方法，该制造方法包括在对具有掩膜的N型外延层形成的第一沟槽进行栅极氧化层、N型多晶硅的沉积处理；采用湿法工艺去除掩膜；形成体区，在N型多晶硅侧面形成掩膜侧墙，并对N型外延层进行第二沟槽刻蚀；在第二沟槽底部沉积形成隔离层，去除掩膜侧墙，在N型外延层上形成源区，去除隔离层；依次形成介质层、接触孔、金属层和电极引线。由此制造方法获得的沟槽型VDMOS器件，体区和金属层之间短接性能良好，不寄生NPN二极管，因而具有良好的EAS性能和Vfsd性能。
-
公开(公告)号：CN111192826B
公开(公告)日：2023-05-26
申请号：CN201910468427.7
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L21/329 , H01L29/868 , H01L29/06
摘要： 本发明供一种双势垒沟槽外延高压PIN芯片及其制造方法，包括以下步骤：对N型衬底的N型外延层进行刻蚀处理，使N型外延层表面形成若干第一沟槽；对第一沟槽进行P型离子注入，形成P型注入区；对N型外延层进行刻蚀处理，使N型外延层表面形成若干第二沟槽；进行P型外延的在第一、第二沟槽上进行P型外延沉积；去除第一、二沟槽外部的P型外延；对第一沟槽内的P型外延进行P型离子注入，形成P型离子注入区；在第一、二沟槽的间隙表面沉积介质层；在第一、二沟槽表面沉积一层过渡层，并在过渡层表面沉积金属层，经退火处理；沉积正面、背面金属层。由此制造方法获得的PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。
-
公开(公告)号：CN111192916B
公开(公告)日：2023-06-09
申请号：CN201910468443.6
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L29/06 , H01L21/8222
摘要： 本发明供一种超势垒功率器件及其制造方法，该制造方法包括以下步骤：在N型衬底的N型外延层表面形成具有阶梯结构的氧化层，并在N型外延层表面形成第一P型注入区、第一N型注入区，且在第一N型注入区中形成第二P型注入区，在第一P型注入区形成第二N型注入区；在氧化层表面形成多晶硅层；沉积正面、背面金属层。由此制造方法获得的超势垒功率器件的综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
-
公开(公告)号：CN111192916A
公开(公告)日：2020-05-22
申请号：CN201910468443.6
申请日：2019-05-31
申请人： 深圳方正微电子有限公司
IPC分类号： H01L29/06 , H01L21/8222
摘要： 本发明供一种新型超势垒功率器件及其制造方法，该制造方法包括以下步骤：在N型衬底的N型外延层表面形成具有阶梯结构的氧化层，并在N型外延层表面形成第一P型注入区、第一N型注入区，且在第一N型注入区中形成第二P型注入区，在第一P型注入区形成第二N型注入区；在氧化层表面形成多晶硅层；沉积正面、背面金属层。由此制造方法获得的新型超势垒功率器件的综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
-
公开(公告)号：CN209843671U
公开(公告)日：2019-12-24
申请号：CN201920633812.8
申请日：2019-05-05
申请人： 深圳方正微电子有限公司
IPC分类号： H01L21/67
摘要： 本申请适用于辉光监测技术领域，提供了一种辉光监测电路、辉光监测装置及刻蚀机，所述辉光监测电路包括：用于将辉光转换为对应的监测电压信号的光电信号转换模块；用于将监测电压信号与参考电压源输出的预设参考电压阈值信号进行比较，并输出对应的电压比较信号的比较模块；根据电压比较信号和监测控制信号输出对应的逻辑控制信号的逻辑处理模块；根据逻辑控制信号生成对应的互锁开关信号，以控制所述刻蚀机的工作状态的监测开关模块。通过对辉光进行实时监控，在辉光出现异常时及时暂停刻蚀工艺，避免了工艺异常只能在下一步工艺完成后才能发现，从而导致产品质量不合格且产品无法返工而报废，极大的降低了刻蚀机的产品良率的问题。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.034 秒)
