公开(公告)号：CN106537507A

公开(公告)日：2017-03-22

申请号：CN201580011000.4

申请日：2015-09-25

Applicant: 克劳帕斯科技有限公司

Inventor： H·栾 ,  B·贝特曼 ,  V·阿克赛尔拉德 ,  C·程 ,  C·谢瓦利尔

IPC: G11C11/00 ,  G11C11/411 ,  G11C7/12 ,  G11C11/34 ,  G11C11/419

CPC classification number: H01L27/0623 ,  G11C11/39 ,  G11C11/4113 ,  G11C11/4116 ,  G11C11/416 ,  G11C11/419 ,  H01L21/8249 ,  H01L27/1025 ,  H01L27/1027 ,  H01L27/11 ,  H01L29/7404 ,  H01L29/7436

Abstract: 说明了用于SRAM集成电路的基于晶闸管的存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施，晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。特定电路在待机过程中提供降低的功耗。

公开(公告)号：CN106170832A

公开(公告)日：2016-11-30

申请号：CN201580010862.5

申请日：2015-09-25

Applicant: 克劳帕斯科技有限公司

Inventor： H·栾 ,  B·贝特曼 ,  V·阿克赛尔拉德 ,  C·程 ,  C·谢瓦利尔

IPC: G11C11/00 ,  G11C11/411 ,  G11C11/419 ,  G11C11/34 ,  G11C7/12

CPC classification number: H01L27/0623 ,  G11C11/39 ,  G11C11/4113 ,  G11C11/4116 ,  G11C11/416 ,  G11C11/419 ,  H01L21/8249 ,  H01L27/1025 ,  H01L27/1027 ,  H01L27/11 ,  H01L29/7404 ,  H01L29/7436

Abstract: 说明了用于SRAM集成电路的基于晶闸管的存储器单元连同制造它的过程。存储器单元可以在MOS与双极型选择晶体管的不同组合中或者在没有选择晶体管的情况下实施，晶闸管在具有浅槽隔离的半导体衬底中。标准CMOS工艺技术可以用于制造该SRAM。特定电路在待机过程中提供降低的功耗。

公开(公告)号：CN104362150A

公开(公告)日：2015-02-18

申请号：CN201410503567.0

申请日：2011-06-28

Applicant: 美光科技公司

Inventor： 山·D·唐 ,  约翰·K·查胡瑞 ,  迈克尔·P·瓦奥莱特

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/66363 ,  H01L27/1027 ,  H01L29/42308 ,  H01L29/74 ,  H01L2924/1301

Abstract: 本发明涉及闸流管随机存取存储器装置及方法。本发明展示存储器装置及制作存储器装置的方法。所展示的方法及配置提供经折叠及垂直存储器装置以实现增加的存储器密度。所提供的方法减少对例如深掺杂剂植入的制造方法的需要。

公开(公告)号：CN102089881A

公开(公告)日：2011-06-08

申请号：CN200980119832.2

申请日：2009-05-28

Applicant: 格罗方德半导体公司

Inventor： H-J·曹

IPC: H01L27/102 ,  G11C11/39 ,  H01L21/332 ,  H01L29/74 ,  H01L27/06

CPC classification number: H01L27/1027 ,  G11C11/39 ,  H01L27/0817

Abstract: 提供一种用以制造基于栅控横向晶闸管存储器装置(gltram)的方法。设置半导体层(406)，该半导体层(406)中包含第一导电性类型的第一、第二、第三和第四阱区(463、471、486、493)。第一栅极结构(465/408)覆盖该第一阱区(463)，第二栅极结构(475/408)覆盖该第二阱区(471)，第三栅极结构(485/408)覆盖该第三阱区(486)且与该第二栅极结构(475/408)成为一体，且第四栅极结构(495/408)覆盖该第四阱区(493)。形成相邻于该第一栅极结构(465/408)的第一侧壁(414)与相邻于第二到第四栅极结构(475/408、485/408、495/408)的侧壁(412、413、416、417、418、419)的侧壁间隔件(467)。此外，形成覆盖该第一阱区(463)的一部分(468)与该第一栅极结构(465/408)的一部分的绝缘间隔块(469)。该绝缘间隔块(469)相邻于该第一栅极结构(465/408)的第二侧壁(415)。形成相邻于该第一栅极结构(465/408)的第一源极区(472)，形成在该第一和第二栅极结构(465/408、475/408)之间的公共漏极/阴极区(474/464)，形成相邻于该第三栅极结构(485/408)的第二源极区(482)，形成在该第三和第四栅极结构(485/408、495/408)之间的公共漏极/源极区(484/492)，并形成相邻于该第四栅极结构(495/408)的漏极区(494)。形成延伸至相邻于在该第一栅极结构(465/408)的该绝缘间隔块(467)之下的该第一阱区(463)中的第一基极区(468)，并形成延伸至相邻于该第一基极区(468)的该第一阱区(463)中的该第一阱区(463)中的阳极区(466)。

公开(公告)号：CN105097808B

公开(公告)日：2018-01-23

申请号：CN201510240836.3

申请日：2015-05-13

Applicant: 新加坡商格罗方德半导体私人有限公司

Inventor： 卓荣发 ,  陈学深 ,  郭克文 ,  D·P-C·岑

IPC: H01L27/102 ,  H01L21/8229

CPC classification number: H01L27/1027 ,  G11C11/39 ,  H01L29/66363 ,  H01L29/74

Abstract: 本发明涉及晶闸管随机存取内存，其中，提出数种用以形成装置的装置及方法。该装置包括：有具第一极性类型之井区的衬底，以及基于晶闸管之记忆单元。该基于晶闸管之记忆单元包括：邻近该井区具第二极性类型之至少一第一区；设置于该衬底上用作为第二字线的栅极；具该第一极性类型之至少一第一层，其系设置成邻近具该第二极性类型之该第一区且邻近该栅极；以及具该第二极性类型之至少一重掺杂第一层，其系设置于具该第一极性类型之该第一层上且邻近该栅极。至少具该第二极性类型之该重掺杂第一层与该栅极的侧面自我对齐。

公开(公告)号：CN107204368A

公开(公告)日：2017-09-26

申请号：CN201610638845.2

申请日：2016-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡罗斯·H·戴尔兹 ,  尚-皮耶·柯林基 ,  张琮永 ,  池育德

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7827 ,  B82Y10/00 ,  H01L27/0705 ,  H01L27/1023 ,  H01L27/1027 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/0834 ,  H01L29/42356 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66121 ,  H01L29/66363 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/74 ,  H01L29/775 ,  H01L29/87 ,  H01L29/78 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66477

Abstract: 提供了一种半导体元件结构。半导体元件结构包括具有一顶面的一基板。半导体元件结构包括位于该基板上的一第一柱状结构。该第一柱状结构包括依序堆迭在一起的一第一重度N掺杂层、一第一P掺杂层、一N掺杂层及一第一重度P掺杂层。该第一柱状结构沿一第一方向延伸远离该基板。

公开(公告)号：CN104362150B

公开(公告)日：2017-09-15

申请号：CN201410503567.0

申请日：2011-06-28

Applicant: 美光科技公司

Inventor： 山·D·唐 ,  约翰·K·查胡瑞 ,  迈克尔·P·瓦奥莱特

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/66363 ,  H01L27/1027 ,  H01L29/42308 ,  H01L29/74 ,  H01L2924/1301

Abstract: 本发明涉及闸流管随机存取存储器装置及方法。本发明展示存储器装置及制作存储器装置的方法。所展示的方法及配置提供经折叠及垂直存储器装置以实现增加的存储器密度。所提供的方法减少对例如深掺杂剂植入的制造方法的需要。

公开(公告)号：CN106030715A

公开(公告)日：2016-10-12

申请号：CN201580010761.8

申请日：2015-09-25

Applicant: 克劳帕斯科技有限公司

Inventor： H·栾 ,  B·贝特曼 ,  V·阿克赛尔拉德 ,  C·程

IPC: G11C11/00 ,  H01L21/76 ,  H01L27/00

CPC classification number: H01L27/1027 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  H01L21/76 ,  H01L27/1023 ,  H01L29/66363 ,  H01L29/87

Abstract: 本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了制造该阵列的方法。

公开(公告)号：CN102084427B

公开(公告)日：2013-10-16

申请号：CN200980120970.2

申请日：2009-05-28

Applicant: 超威半导体公司

Inventor： 赵炫真

IPC: G11C11/39 ,  H01L27/102 ,  H01L27/06

CPC classification number: H01L27/1027 ,  G11C11/39 ,  H01L27/0817

Abstract: 提供一种存储器器件(340)，其包括写入位线(452)、读取位线(454)和至少一个存储器单元(410)。该存储器单元(410)包括写入存取晶体管(470)、耦合于该读取位线(454)并耦合于该第一写入存取晶体管(470)的读取存取晶体管(480)和耦合于该第一写入存取晶体管(470)的栅极横向晶闸管(GLT)器件(460)。通过解耦该读取和写入位线(454，452)，该存储器单元(410)阻止读取操作过程中的读取干扰，这是其许多特征之一。

公开(公告)号：CN101743636A

公开(公告)日：2010-06-16

申请号：CN200880017631.7

申请日：2008-03-14

Applicant: 先进微装置公司

Inventor： H-J·卓

IPC: H01L27/102

CPC classification number: H01L27/1027

Abstract: 本发明系提供一种用于制造存储装置的方法，包括：提供半导体基板(505)，该半导体基板包含：具有第一导电类型的第一阱区(532)、具有第一导电类型的第二阱区(534)、覆于该第一阱区(532)上的第一栅极结构(562、566)以及覆于该第二阱区(534)上的第二栅极结构(568、574)；共形地沉积绝缘材料层(569)覆于该半导体基板(505)的暴露部分上；在覆于该第二阱区(534)的一部分的该绝缘材料层(569)的一部分上方提供感光材料(575)；该感光材料(575)暴露出部分的该绝缘材料层(569)；该绝缘材料层(569)的该暴露部分系被非等向性蚀刻以提供邻接该第二栅极结构(568、574)的第一侧壁的侧壁间隔物(sidewall？spacer)(572)，以及覆于该第二栅极结构(568、574)的一部分上且邻接该第二栅极结构(568、574)的第二侧壁所形成的绝缘间隔物区块(570)；漏极区域(542)及源极/基极区域(550)系形成在该半导体基板(505)中邻接该第一栅极结构(562、566)，以及阴极区域(558)系形成在该半导体基板(505)中邻接该第二栅极结构(568、574)；该漏极区域(542)、该源极/基极区域(550)以及阴极区域(558)具有第二导电类型；第一导电类型的阳极区域(552)系形成于该源极/基极区域(550)中邻接该第二栅极结构(568、574)。