公开(公告)号：CN102651355A

公开(公告)日：2012-08-29

申请号：CN201210010816.3

申请日：2012-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘源鸿 ,  杨固峰 ,  郭佩菁 ,  钟明慈 ,  陈新瑜 ,  吴仓聚 ,  邱文智

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L21/76898 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/7682 ,  H01L21/76831 ,  H01L21/7684 ,  H01L21/76879 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2225/06541 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 集成电路包括具有第一表面和第二表面的衬底。至少一个传导结构连续地延伸穿过衬底。至少一个传导结构的至少一个侧壁通过气隙与所述衬底的侧壁隔开。本发明还提供了包括穿过衬底的传导结构的集成电路及其制造方法。

公开(公告)号：CN101752269B

公开(公告)日：2012-04-25

申请号：CN200910139125.1

申请日：2009-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  涂宏荣 ,  杨固峰 ,  胡荣治 ,  邱文智

IPC: H01L21/50 ,  H01L21/58 ,  H01L21/78 ,  H01L21/304 ,  H01L21/302 ,  H01L25/00

CPC classification number: H01L23/3157 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明公开一种形成集成电路的方法，包含将含有开口的图案化薄膜形成薄板于晶片上，其中在晶片内的下方芯片经由开口暴露出来。将上方芯片放置于开口内，上方芯片符合开口，在图案化薄膜与上方芯片间无间隙。然后将上方芯片接合至下方芯片上，接着硬化图案化薄膜。本发明的优点包含经由精确的对准图案化的粘着薄膜与下方芯片所产生的自行对准，因此可进行快速的取放(pick-and-place)。上方芯片可以自动对准各别的下方芯片，因此接合工艺的生产率可以显著地提升。

公开(公告)号：CN101609804B

公开(公告)日：2011-11-09

申请号：CN200810170436.X

申请日：2008-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  邱文智 ,  吴文进 ,  宋明忠

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L24/94 ,  H01L21/561 ,  H01L23/481 ,  H01L25/50 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/48

Abstract: 本发明涉及一种集成电路结构的形成方法，包括：提供一底部晶片，包括多个底部半导体芯片；提供多个上裸片，所述多个裸片接合至所述多个底部半导体芯片；形成一包围环于该底部晶片之上，且靠近该底部晶片的一外围；涂覆一保护材料以填充所述多个上裸片的间隙，其中该保护材料的上表面、所述多个上裸片的上表面与该包围环的上表面等高；形成一平坦介电层于所述多个上裸片与该保护材料之上；以及形成一导电特征于该平坦介电层中，其中该导电特征电性连接到所述多个上裸片与所述多个底部半导体芯片至少之一，且该导电特征的上表面与该平坦介电层的上表面等高。本发明可达到降低电阻、降低工艺成本以及改善可靠度的效果。

公开(公告)号：CN102157365A

公开(公告)日：2011-08-17

申请号：CN201010239947.X

申请日：2010-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  吕新贤 ,  余佳霖 ,  史祝嵩 ,  许富崎 ,  眭晓林

IPC: H01L21/302 ,  H01L21/31

CPC classification number: H01L21/76898 ,  H01L2224/02372

Abstract: 本发明揭示一种薄化晶片的方法。于一实施例中，提供一晶片，其具有多个半导体芯片。此晶片具有第一面和第二面，其中各个芯片包括一组穿硅导孔。各穿硅导孔实质上被衬垫层和阻障层封住。提供晶片承载体贴附于所述晶片的第二面。将晶片的第一面薄化至预定的厚度，接着形成凹入以部分地显露出衬垫层、阻障层和自晶片凸出的部分穿硅导孔。将隔离层沉积于晶片的第一面和衬垫层、阻障层、和穿硅导孔的顶部上。接着，沉积绝缘层于隔离层上。接着将绝缘层平坦化，露出穿硅导孔的顶部。将介电层沉积于晶片的第一面上。形成一或多个电性接触件于介电层中，供电性连接至一或多个穿硅导孔。本发明可避免铜或其他金属污染物从穿硅导孔暴露而扩散至基板。

公开(公告)号：CN101527272B

公开(公告)日：2011-05-18

申请号：CN200910003748.6

申请日：2009-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  邱文智 ,  吴文进 ,  左克伟

IPC: H01L21/66 ,  H01L21/67 ,  H01L21/306

CPC classification number: H01L21/67253 ,  H01L21/30604 ,  H01L21/6708 ,  H01L22/12 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种控制基材厚度的方法和处理基材的装置。该方法包括：自至少一个散布器散布至少一个蚀刻剂至一旋转基材的一表面上的多个不同的位置以实施蚀刻；监控于所述多个位置上该旋转基材的一厚度，使得当散布该蚀刻剂于各别的位置时，该旋转基材的厚度被监控，以及基于位于所述各别的位置上的该相对监控厚度，控制实施蚀刻的一相对量。

公开(公告)号：CN101958255A

公开(公告)日：2011-01-26

申请号：CN201010143185.3

申请日：2010-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  邱文智 ,  王宗鼎

IPC: H01L21/50 ,  H01L21/68 ,  H01L21/78 ,  H01L25/00

CPC classification number: H01L23/3114 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L24/16 ,  H01L24/32 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/80006 ,  H01L2224/80894 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/8385 ,  H01L2224/94 ,  H01L2224/95001 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3512 ,  H01L2924/00 ,  H01L2224/83

Abstract: 本发明公开了一种超薄晶片加工处理的方法及薄晶片加工处理的产品，该方法包括下列步骤：提供一晶片，其具有多个半导体芯片，该晶片具有一第一侧以及一第二侧；使多个裸晶附着于该晶片的该第一侧，其中所述多个裸晶的其中之一接合于所述多个半导体芯片的其中之一；提供一晶片载盘，该晶片载盘附着于该晶片的该第二侧；以一平面支持层封装该晶片的该第一侧以及所述多个裸晶；使一第一粘着带附着于该平面支持层。本发明可得到较高的合格率以及较低的损坏率。

公开(公告)号：CN101339893B

公开(公告)日：2010-11-17

申请号：CN200810001881.3

申请日：2008-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  杨固峰 ,  张宏宾 ,  邱文智 ,  余振华

IPC: H01L21/00 ,  H01L21/66 ,  B24B49/02 ,  B24B49/10 ,  B24B37/04 ,  B24B29/00

CPC classification number: B24B7/228 ,  B24B37/013 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种判断晶圆薄化的方法、装置结构、机构及其制造方法，包括从半导体装置的背面磨除基材材料。侦测研磨装置内的电流变化，此电流变化是回应于基材材料暴露出的多个第一组装置结构，其中上述的磨除步骤是回应于侦测到的电流变化而停止。进行抛光步骤修复表面，并继续移除一额外量的基材材料。监测基材材料暴露出的多个其他一或多组装置结构，以判断移除基材材料的额外量，其中此些其他一或多组装置结构是位于半导体装置内之一已知深度处，且此已知深度不同于此些第一组装置结构所在的深度。

公开(公告)号：CN101847588A

公开(公告)日：2010-09-29

申请号：CN201010143184.9

申请日：2010-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  杨固峰 ,  邱文智

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/58 ,  H01L21/68 ,  H01L21/302

Abstract: 本发明公开一种半导体工艺，包括在以一保护层进行封胶的薄化晶片的边缘处形成一支撑结构。支撑结构可为围绕保护层的一粘着层、埋入于薄化晶片并围绕保护层的填有介电材料的沟槽、或是固定薄化晶片边缘的外罩。

公开(公告)号：CN101667526A

公开(公告)日：2010-03-10

申请号：CN200910134317.3

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  吴文进 ,  杨固峰 ,  胡荣治

IPC: H01L21/00 ,  H01L21/302

CPC classification number: H01L21/67219 ,  B24B37/04

Abstract: 一种从一半导体晶片表面上移除一金属或导电薄膜的方法和装置，其在一单一晶片装置内进行两步骤工艺。第一步骤为一湿式化学或机械移除工艺，以一高的移除速率来移除此薄膜的上层部分，接着第二步骤为较低的移除速率，其使用化学机械研磨。本发明提供一种装置与具有合理成本的工艺，以从半导体晶片表面上更快速地移除一基体金属或其他导电薄膜，且能得到如同化学机械研磨一般高品质的研磨表面。

公开(公告)号：CN101295653A

公开(公告)日：2008-10-29

申请号：CN200710141757.2

申请日：2007-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  邱文智 ,  余振华

IPC: H01L21/50

CPC classification number: H01L21/2007

Abstract: 一种半导体元件的制造方法。首先，将第一晶圆接合至第二晶圆。接着，沿着第一晶圆和第二晶圆间的外缘的未填满区域填入填充材料，其中填充材料在薄化和传送工艺中，沿着边缘提供支撑，以减少碎裂或缺角，可对填充材料进行固化，以减少施加填充材料产生的气泡。接着，可通过研磨工艺、等离子蚀刻工艺、湿蚀刻工艺或类似的技术薄化第二晶圆。在一些实施例中，可重复上述步骤数次，以形成包括三个或更多晶圆的堆叠晶圆结构。根据本发明的半导体元件制造方法能够避免或减少破裂或缺角，据此可提升合格率、减少成本和增加收益。