公开(公告)号：CN110347082A

公开(公告)日：2019-10-18

申请号：CN201910629209.7

申请日：2019-07-12

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 徐大伟 ,  董业民 ,  林联科 ,  全宇华 ,  夏亦斐

IPC: G05B19/042 ,  G02B26/08

Abstract: 本发明公开了一种驱动电路，所述驱动电路包括逻辑控制单元、数模选择器、数模转换器、支路选择器和电压输出支路；所述电压输出支路与微反射镜连接；每个所述数模转换器连接有多个所述电压输出支路；所述数模选择器连接有多个所述数模转换器；所述支路选择器设置于所述逻辑控制单元和所述电压输出支路之间，所述支路选择器用于选通对应的电压输出支路工作；所述逻辑控制单元与所述数模选择器，所述逻辑控制单元还与所述电压输出模块连接。本发明还公开了一种驱动方法及微反射镜阵列。采用本发明，具有能够降低电路的功耗和面积，有利于降低IC的成本；以及实现微反射镜阵列的偏转角度连续可调和偏转姿势长时间保持的优点。

公开(公告)号：CN110233629A

公开(公告)日：2019-09-13

申请号：CN201910426799.3

申请日：2019-05-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 乔冰涛 ,  吴旭凡 ,  董业民

IPC: H03M13/19

Abstract: 本发明涉及一种改进的汉明码纠错方法，其中改进的汉明码纠错方法包括以下步骤：将待传输数据依次划分为4位一组的子数据；根据子数据生成4位第一校验码和4位第二校验码；将第一校验码和第二校验码插入到子数据中；将重组后的数据传输到校验码的接收端；在接收端，根据接受到的子数据和校验码的值生成检验状态码，用于检验传输的数据中存在的码位错误。

公开(公告)号：CN110133019A

公开(公告)日：2019-08-16

申请号：CN201910339547.7

申请日：2019-04-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄亚敏 ,  董业民 ,  王秀芳

IPC: G01N23/20025 ,  G01N23/2005 ,  G01R31/28

Abstract: 本发明涉及一种用于Nanoprobe-FIB-TEM失效分析的多用途样品座，包括：半月形样品台为具有窗口的半圆形硅片，TEM薄片样品固定在该窗口上；基座包括本体、用于安装Nanoprobe样品的第一支柱和用于安装半月形样品台的第二支柱，第一支柱和第二支柱固定连接在本体上，本体具有第一基座贯通孔和第二基座贯通孔；卡座具有第一卡座贯通孔和第二卡座贯通孔；第一卡座贯通孔与第一基座贯通孔或第二基座贯通孔适配，第二卡座贯通孔与FIB样品卡座台适配。本发明还提供上述的多用途样品座的应用。根据本发明的多用途样品座，适用于Nanoprobe、FIB、TEM多仪器，免去了在不同仪器里频繁更换样品台的步骤。

公开(公告)号：CN109559773A

公开(公告)日：2019-04-02

申请号：CN201811406131.4

申请日：2018-11-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 龚正辉 ,  董业民 ,  杨文伟 ,  陈晓杰

IPC: G11C11/413

Abstract: 本发明涉及一种超低温下SRAM时序电路的温度自适应补偿电路，其包括：一基准源，其提供一组基准电压；一温度检测模块，其提供一随温度变化的检测电压；一与所述基准源和温度检测模块连接的多路补偿码产生模块，其将所述一组基准电压分别与检测电压比较，并相应地产生一组温度补偿码；以及一连接在所述多路补偿码产生模块和一SRAM时序电路之间的时序补偿模块，其根据所述一组温度补偿码对所述SRAM时序电路进行时序补偿。本发明通过对SRAM芯片内部容易受到温度影响的时序电路进行自适应补偿，从而使得在SRAM芯片工作温度发生变化时，电路的时序可以及时做出动态调整，进而确保超低温高速工作情况下SRAM芯片工作的稳定性。

公开(公告)号：CN107947774A

公开(公告)日：2018-04-20

申请号：CN201711144435.3

申请日：2017-11-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 徐大伟 ,  朱弘月 ,  董业民 ,  李新昌 ,  徐超

IPC: H03K17/16 ,  H03K17/567 ,  H03K17/687

Abstract: 本发明提供一种用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路，其中该IGBT栅极驱动芯片包括低压侧窄脉冲产生模块、LDMOS电平移位模块和输出驱动模块，且该输出驱动模块的输出端通过一栅极电阻与一待驱动的IGBT的栅极相连，其特征在于，该噪声抑制电路包括：电压检测电路，其输入端接所述IGBT的栅极；下拉电路，其输入端接所述电压检测电路的输出端；RS触发器，其R端接所述下拉电路的第一输出端，S端接所述下拉电路的第二输出端，Q端接所述输出驱动模块的输入端。本发明利用dv/dt噪声和IGBT栅极电压之间存在的特定关系，通过检测IGBT栅极电压的变化区间实现对dv/dt噪声的滤除。

公开(公告)号：CN1279593C

公开(公告)日：2006-10-11

申请号：CN03137307.0

申请日：2003-06-10

Applicant: 清华大学 ,  中国科学院上海微系统与信息技术研究所

Inventor： 李志坚 ,  田立林 ,  何平 ,  林羲 ,  董业民 ,  陈猛 ,  王曦

IPC: H01L21/336 ,  H01L21/84

Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的绝缘层上硅金属-氧化物-半导体场效应晶体管制造工艺。这种工艺和体硅及绝缘体上硅工艺完全兼容，只需在互补金属-氧化物-半导体工艺基础上增加一块注氧的掩膜版和在硅片上热生长或淀积注氧掩蔽层、用注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋二氧化硅层4个工艺步骤，制造出沟道有热、电通道结构的绝缘层上硅金属-氧化物-半导体场效应晶体管。该制造工艺简单、易控制，克服了绝缘体上硅器件的浮体效应和自热效应，使绝缘层上硅金属-氧化物-半导体场效应晶体管的热稳定性和器件稳定工作的可靠性大大提高。

公开(公告)号：CN1206725C

公开(公告)日：2005-06-15

申请号：CN02160742.7

申请日：2002-12-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  陈猛 ,  王曦 ,  王湘 ,  陈静 ,  林梓鑫

IPC: H01L21/84

Abstract: 本发明公开了一种制备高质量图形化SOI材料的方法，依次包括在半导体衬底上生成掩模、离子注入和高温退火，其特征在于，(1)离子注入前在硅片上形成掩模以在体硅区域完全阻挡离子的注入；(2)离子注入时的能量范围是50～200 keV，相应的剂量范围是2.0×1017～7.0×1017cm-2，注入剂量和能量之间的优化关系的公式是D(1017cm-2)＝(0.035±0.005)×E(keV)；(3)离子注入后的高温退火的温度为1200～1375℃，退火的时间为1～24个小时，退火的气氛为氩气或氮气与氧气的混合气体，其中氧气的体积含量为0.5%～20%。采用本发明提供的方法所制备的图形化SOI材料具有平整度高，缺陷密度低，过渡区小等优点，适合于制造集成体硅和SOI电路的系统芯片。

公开(公告)号：CN1193414C

公开(公告)日：2005-03-16

申请号：CN03115423.9

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  陈猛 ,  王曦 ,  王湘 ,  陈静

IPC: H01L21/335

Abstract: 本发明涉及一种源漏在绝缘体上的场效应晶体管(MOSFET)的制造方法，属于微电子技术领域。本发明的特征在于采用选择外延法在常规SOIMOSTET器件的沟道下方埋氧中开一个窗口，使器件的沟道和硅衬底相连接，达到电耦合与热耦合的目的。具体而言，本发明的方法包括SOI衬底顶层硅和埋氧的刻蚀；在沟道区域选择外延单晶硅；化学机械抛光平坦化；常规CMOS工艺完成器件的制造等工艺步骤。采用本发明的方法制造的源漏在绝缘体上的晶体管，具有埋氧和体硅之间界面陡峭，缺陷少等优点，保证了器件的性能，在深亚微米集成电路的制造中有一定的应用前景。

公开(公告)号：CN1431719A

公开(公告)日：2003-07-23

申请号：CN03115424.7

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  陈静 ,  王湘

IPC: H01L29/786 ,  H01L21/336

Abstract: 本发明提出了一种准绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)器件的新结构及实现方法。其特征在于源漏区下方埋氧是连续的；而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的工艺过程是：(1)在半导体衬底中注入低于最优剂量的离子；(2)在器件沟道区光刻生成掩模；(3)在源漏区第二次注入离子，使源漏区注入的总剂量达到最优剂量；高温退火后在源漏区下方形成连续埋氧，沟道区下方形成非连续的埋氧；(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的，沟道和硅衬底之间电耦合，从而克服了SOI MOSFET器件的浮体效应和自热效应二大固有缺点。

公开(公告)号：CN115020582B

公开(公告)日：2025-02-14

申请号：CN202210604281.6

申请日：2022-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郎莉莉 ,  董业民 ,  陈晓杰

IPC: H10N50/10 ,  H10N50/80 ,  H10N50/85 ,  H10N50/01 ,  G11C15/02

Abstract: 本发明涉及一种多阻型磁性器件及其制备方法和应用，对磁性器件的自由层进行特殊化处理：(1)拼接式生长自由层，拼接部分由不同的铁磁材料构成，在拼接处设置上述磁性器件；(2)自由层由单一铁磁材料构成，但在自由层表面且远离势垒层或空间层一侧均匀增添杂质，利用杂质使自由层磁畴自主分畴。两种处理方式可实现器件的多阻态特性，代表一个该器件可以存储超过一比特的信息，多个该器件可实现更多的随机数组合。本发明可通过全电学操控，具有多阻值、随机性、强拓展性、低能耗、与CMOS制程兼容等优点，只需在现有器件制备工艺基础上稍作改进，有效降低器件、阵列及其组成的芯片制造成本。