-
公开(公告)号：CN1279593C
公开(公告)日：2006-10-11
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的绝缘层上硅金属-氧化物-半导体场效应晶体管制造工艺。这种工艺和体硅及绝缘体上硅工艺完全兼容，只需在互补金属-氧化物-半导体工艺基础上增加一块注氧的掩膜版和在硅片上热生长或淀积注氧掩蔽层、用注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋二氧化硅层4个工艺步骤，制造出沟道有热、电通道结构的绝缘层上硅金属-氧化物-半导体场效应晶体管。该制造工艺简单、易控制，克服了绝缘体上硅器件的浮体效应和自热效应，使绝缘层上硅金属-氧化物-半导体场效应晶体管的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN1261988C
公开(公告)日：2006-06-28
申请号：CN03151252.6
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 清华大学
IPC: H01L21/336 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～5%；(4)CMOS工艺完成器件的制造。
-
公开(公告)号：CN1529349A
公开(公告)日：2004-09-15
申请号：CN03151252.6
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 清华大学
IPC: H01L21/336 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm－2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1％～5％。(4)CMOS工艺完成器件的制造。
-
公开(公告)号：CN1457088A
公开(公告)日：2003-11-19
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的SOI MOSFET器件制造工艺。这种工艺和体硅及SOI工艺完全兼容，只需在常规CMOS工艺基础上增加一块图形化注氧的掩膜版和在Si片上热生长或淀积注氧掩蔽层、用图形化注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋SiO2层4个工艺步骤，制造出沟道有热、电通道结构的SOI MOSFET器件。该制造工艺简单、易控制，克服了SOI器件的浮体效应和自热效应，使SOI MOSFET器件的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN118868974A
公开(公告)日：2024-10-29
申请号：CN202410865481.6
申请日：2024-07-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M13/37
Abstract: 本发明涉及一种8B/10B并行译码和极性检错系统，包括：若干单字节解码器，所述单字节解码器与输入编码数据的各个字节一一对应，用来解码获得对应字节的8B/10B源码、不均衡度和极性；极性检错模块，用来根据各个字节的所述不均衡度和所述极性进行极性检错，并在计算任一字节的极性错误时引入所述任一字节的高位相邻字节的理想极性作为参考，所述理想极性为当前字节的所述不均衡度同其高位相邻字节的所述理想极性的异或，设定所述输入编码数据的最高位字节的高位相邻字节的理想极性为上一时刻所述输入编码数据的最低位字节的理想极性。本发明有效解码8B/10B数据，并提高解码速度和效率，同时通过减少竞争冒险降低了数据的抖动。
-
Patent Agency Ranking
公开(公告)号：CN118868908A
公开(公告)日：2024-10-29
申请号：CN202410875546.5
申请日：2024-07-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/007 , H03K19/003 , H03K19/0185 , H02H11/00
Abstract: 本发明涉及一种防电流倒灌电路结构，包括反相器和测试开关通路，所述测试开关通路相比于现有技术改变了开关管MP1、开关管MP2、开关管MP3、开关管MN1、开关管MN2的衬底电压和开关管MP1的源端，通过上述改变即可实现防止电流倒灌的功能。本发明还在反相器中增加了二极管连接方式的开关管，通过增加该开关管可以防止反相器衬底寄生PN结的漏电。
-
公开(公告)号：CN116505900A
公开(公告)日：2023-07-28
申请号：CN202210061728.X
申请日：2022-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03F3/45
Abstract: 本发明提供一种高速小信号放大电路，包括：差分放大模块包括至少一级依次级联的差分放大器；单端放大模块包括至少一级依次级联的单端放大器；差分放大模块对差分输入信号进行预放大；第一PMOS管的源极接电源电压，栅极接偏置电压，漏极连接第一NMOS管的漏极；第一NMOS管的栅极连接差分放大模块的输出端，源极接地；第一电容连接于第一PMOS管的漏极和单端放大模块的输入端之间；单端放大模块对第一电容输出的信号进行放大。本发明的高速小信号放大电路可将超导SFQ输出的高速小信号在极低温环境下放大至1.2V，具有将低温超导信号与后续CMOS电路进行放大连接的作用，并能实现吉赫信号的放大与传输。
-
公开(公告)号：CN110535467B
公开(公告)日：2023-03-24
申请号：CN201910687426.1
申请日：2019-07-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种逐步逼近型模数转换装置的电容阵列校准方法和装置，其中电容阵列校准方法包括以下步骤：比较第一电容与第二电容，并输出比较值，第一电容为电容阵列中的被校准电容，第二电容的容值等于第一电容的容值的理想值；第一电容大于第二电容时，比较值为低电平，增大第二电容的值，对第二电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；第一电容小于第二电容时，比较值为高电平，增大第一电容的值，对第一电容的容值进行补偿，并在补偿后再次比较第一电容与第二电容，直至比较值发生变化；根据停止补偿时第一电容或第二电容的容值的变化量，判断第一电容是否失配，并确定第一电容的实际值。
-
公开(公告)号：CN114301403A
公开(公告)日：2022-04-08
申请号：CN202111670198.0
申请日：2021-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温放大电路，低温放大电路包括两级放大电路和比较器、trim电路等；两级放大电路用于将几十mV的小信号电压进行两级放大；比较器对放大后的电压进行放大、整形处理得到与传统CMOS电路工作电压。通过本发明的低温放大电路能够给在低温环境下完成输出的有效、可靠传输。
-
公开(公告)号：CN110890418B
公开(公告)日：2021-11-05
申请号：CN201911214247.2
申请日：2019-12-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有双埋氧层的晶体管结构及其制备方法，自上而下依次包括：顶层硅层，有源区，浅沟槽隔离区，有源区包括：位于顶层硅层上方的栅极、栅介质层，位于顶层硅层横向两端的源极和漏极；第一埋氧层；第二硅层；第二埋氧层；衬底硅层；还包括：依次贯穿浅沟槽隔离区、第一埋氧层的通孔，该通孔通过粒子注入或者掺杂，在第二硅层与通孔的界面处形成欧姆接触区；依次贯穿浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区；以及在衬底硅层与第二埋氧层的界面处形成的缺陷层。根据本发明提供的晶体管结构能够实现较低的衬底损耗和谐波噪声，使得器件在恶劣情况下实现较高的射频特性，与数字电路、模拟电路实现集成。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.047 seconds)
