-
公开(公告)号：CN1261988C
公开(公告)日：2006-06-28
申请号：CN03151252.6
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 清华大学
IPC: H01L21/336 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～5%；(4)CMOS工艺完成器件的制造。
-
公开(公告)号：CN1529349A
公开(公告)日：2004-09-15
申请号：CN03151252.6
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 清华大学
IPC: H01L21/336 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造源漏在自对准绝缘体上的纳米晶体管器件的方法，依次包括纳米侧墙的生成，以侧墙厚度定义晶体管栅的长度，以SiO2掩膜和栅的叠层为掩膜进行自对准的注氧隔离等步骤，其特征在于：(1)纳米侧墙的形成，其厚度为30～100nm；(2)以侧墙的厚度定义SiO2掩膜和多晶硅栅，SiO2掩膜厚度为100～800nm，栅的厚度为300～500nm，栅氧化层的厚度为1～30nm；(3)以多晶硅栅和其上的SiO2叠层掩模，进行源漏自对准的注氧隔离，注入离子的能量为20～200keV，剂量为1.0～7.0×1017cm－2，衬底温度为400～700℃；退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1％～5％。(4)CMOS工艺完成器件的制造。
-
公开(公告)号：CN1457088A
公开(公告)日：2003-11-19
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的SOI MOSFET器件制造工艺。这种工艺和体硅及SOI工艺完全兼容，只需在常规CMOS工艺基础上增加一块图形化注氧的掩膜版和在Si片上热生长或淀积注氧掩蔽层、用图形化注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋SiO2层4个工艺步骤，制造出沟道有热、电通道结构的SOI MOSFET器件。该制造工艺简单、易控制，克服了SOI器件的浮体效应和自热效应，使SOI MOSFET器件的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN1279593C
公开(公告)日：2006-10-11
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的绝缘层上硅金属-氧化物-半导体场效应晶体管制造工艺。这种工艺和体硅及绝缘体上硅工艺完全兼容，只需在互补金属-氧化物-半导体工艺基础上增加一块注氧的掩膜版和在硅片上热生长或淀积注氧掩蔽层、用注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋二氧化硅层4个工艺步骤，制造出沟道有热、电通道结构的绝缘层上硅金属-氧化物-半导体场效应晶体管。该制造工艺简单、易控制，克服了绝缘体上硅器件的浮体效应和自热效应，使绝缘层上硅金属-氧化物-半导体场效应晶体管的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN111540710B
公开(公告)日：2023-08-04
申请号：CN202010393159.X
申请日：2020-05-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/78 , H01L21/67 , H01L23/373 , H01L21/335
Abstract: 本发明涉及一种高导热氮化镓高功率HEMT器件的制备方法，其包括如下步骤：S1，提供生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构，该生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构包括氮化镓单晶薄膜、碳化硅单晶薄膜和第一硅支撑衬底；S2，通过柔性衬底或硬质衬底将氮化镓从第一硅支撑衬底转移到金属衬底上以得到高导热氮化镓高功率HEMT器件，该高导热氮化镓高功率HEMT器件包括氮化镓器件、碳化硅单晶薄膜和金属衬底。根据本发明的高导热氮化镓高功率HEMT器件的制备方法，通过转移将氮化镓转移到高绝缘高导热的金属衬底上，从而使得碳化硅单晶薄膜上生长的氮化镓器件在长时间工作状态下保持其器件性能。
-
Patent Agency Ranking
公开(公告)号：CN105866885B
公开(公告)日：2023-02-28
申请号：CN201510031371.0
申请日：2015-01-21
Applicant: 南通新微研究院 , 中国科学院上海微系统与信息技术研究所
IPC: G02B6/126
Abstract: 本发明提供一种偏振分束旋转器，至少包括：形成在SOI材料的顶层硅中的波导，所述波导至少包括顺次连接的单模输入波导、双刻蚀波导和定向耦合波导；所述双刻蚀波导，包括一端与所述单模输入波导的尾端相连接的第一刻蚀区和位于所述第一刻蚀区两侧的第二刻蚀区，所述第一刻蚀区的高度大于所述第二刻蚀区的高度；所述定向耦合波导，包括相互分离的直通波导和弯曲波导，所述直通波导连接所述第一刻蚀区的尾端，所述弯曲波导位于所述直通波导一侧。本发明提供的偏振分束旋转器分别利用这两个结构的宽带和尺寸小的特点，可以解决传统偏振分束旋转器件不能同时满足宽带特性和尺寸小的缺点。
-
公开(公告)号：CN110065939B
公开(公告)日：2022-09-23
申请号：CN201810062548.7
申请日：2018-01-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/186 , C01B32/194
Abstract: 本发明提供一种具有石墨烯气泡的石墨烯结构及其制备方法，制备方法包括：提供一衬底；于衬底上表面形成氢钝化层和位于氢钝化层上表面的石墨烯层；将一探针置于石墨烯层上，并给探针施加一预设电压，以激发探针对应位置的部分氢钝化层转换成氢气，氢气使得其对应位置的石墨烯层凸起以形成包覆氢气的石墨烯气泡。通过上述方案，本发明提供一种具有石墨烯气泡的石墨烯结构以及该石墨烯结构的制备方法，本发明的技术方案可以精确地控制石墨烯气泡的形成位置，并实现了石墨烯气泡的大小以及形状等的高度可控，本发明的制备方法操作简单，具有很强的可操作性和实用价值。
-
公开(公告)号：CN107516676B
公开(公告)日：2022-05-17
申请号：CN201610435759.1
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种基于SOI的MOS器件结构及其制作方法，所述结构包括背衬底、绝缘埋层、有源区以及浅沟槽隔离结构；其中：所述有源区中形成有MOS器件，所述MOS器件包括栅区、位于所述栅区下的体区、位于所述体区横向第一侧的第一导电类型源区及位于所述体区横向第二侧的的第一导电类型漏区；其中：所述栅区两端均向其横向第二侧方向延伸，形成“L”型弯折角；所述有源区还包括第二导电类型体接触区；所述体接触区与所述体区接触，并包围所述源区的纵向两端及底部；所述体接触区的掺杂浓度大于所述体区的掺杂浓度。本发明可全面抑制由于SOI器件总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证源区的有效宽度，不会损失器件的驱动能力。
-
公开(公告)号：CN107195534B
公开(公告)日：2021-04-13
申请号：CN201710371220.9
申请日：2017-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/683 , H01L29/04 , H01L29/06
Abstract: 本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。
-
公开(公告)号：CN106952954B
公开(公告)日：2020-11-13
申请号：CN201610008650.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417 , H01L29/08
Abstract: 本发明提供一种SOI MOS器件及其制作方法，所述SOI MOS器件的源区采用加固源区，其结构由中间部分的重掺杂第一导电类型区、从纵向两端及横向外端包围所述重掺杂第一导电类型区的重掺杂第二导电类型区以及浅第一导电类型区组成，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应的缺点，且本发明还具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
-
-
-
-
-
-
-
-
Search Results
481
records
(took 0.096 seconds)
