一种8B/10B并行译码和极性检错系统

    公开(公告)号:CN118868974A

    公开(公告)日:2024-10-29

    申请号:CN202410865481.6

    申请日:2024-07-01

    Abstract: 本发明涉及一种8B/10B并行译码和极性检错系统,包括:若干单字节解码器,所述单字节解码器与输入编码数据的各个字节一一对应,用来解码获得对应字节的8B/10B源码、不均衡度和极性;极性检错模块,用来根据各个字节的所述不均衡度和所述极性进行极性检错,并在计算任一字节的极性错误时引入所述任一字节的高位相邻字节的理想极性作为参考,所述理想极性为当前字节的所述不均衡度同其高位相邻字节的所述理想极性的异或,设定所述输入编码数据的最高位字节的高位相邻字节的理想极性为上一时刻所述输入编码数据的最低位字节的理想极性。本发明有效解码8B/10B数据,并提高解码速度和效率,同时通过减少竞争冒险降低了数据的抖动。

    高速小信号放大电路
    3.
    发明公开

    公开(公告)号:CN116505900A

    公开(公告)日:2023-07-28

    申请号:CN202210061728.X

    申请日:2022-01-19

    Abstract: 本发明提供一种高速小信号放大电路,包括:差分放大模块包括至少一级依次级联的差分放大器;单端放大模块包括至少一级依次级联的单端放大器;差分放大模块对差分输入信号进行预放大;第一PMOS管的源极接电源电压,栅极接偏置电压,漏极连接第一NMOS管的漏极;第一NMOS管的栅极连接差分放大模块的输出端,源极接地;第一电容连接于第一PMOS管的漏极和单端放大模块的输入端之间;单端放大模块对第一电容输出的信号进行放大。本发明的高速小信号放大电路可将超导SFQ输出的高速小信号在极低温环境下放大至1.2V,具有将低温超导信号与后续CMOS电路进行放大连接的作用,并能实现吉赫信号的放大与传输。

    逐步逼近型模数转换装置的电容阵列校准方法和装置

    公开(公告)号:CN110535467B

    公开(公告)日:2023-03-24

    申请号:CN201910687426.1

    申请日:2019-07-26

    Abstract: 本发明涉及一种逐步逼近型模数转换装置的电容阵列校准方法和装置,其中电容阵列校准方法包括以下步骤:比较第一电容与第二电容,并输出比较值,第一电容为电容阵列中的被校准电容,第二电容的容值等于第一电容的容值的理想值;第一电容大于第二电容时,比较值为低电平,增大第二电容的值,对第二电容的容值进行补偿,并在补偿后再次比较第一电容与第二电容,直至比较值发生变化;第一电容小于第二电容时,比较值为高电平,增大第一电容的值,对第一电容的容值进行补偿,并在补偿后再次比较第一电容与第二电容,直至比较值发生变化;根据停止补偿时第一电容或第二电容的容值的变化量,判断第一电容是否失配,并确定第一电容的实际值。

    一种具有双埋氧层的晶体管结构及其制备方法

    公开(公告)号:CN110890418B

    公开(公告)日:2021-11-05

    申请号:CN201911214247.2

    申请日:2019-12-02

    Inventor: 吕凯 董业民

    Abstract: 本发明提供一种具有双埋氧层的晶体管结构及其制备方法,自上而下依次包括:顶层硅层,有源区,浅沟槽隔离区,有源区包括:位于顶层硅层上方的栅极、栅介质层,位于顶层硅层横向两端的源极和漏极;第一埋氧层;第二硅层;第二埋氧层;衬底硅层;还包括:依次贯穿浅沟槽隔离区、第一埋氧层的通孔,该通孔通过粒子注入或者掺杂,在第二硅层与通孔的界面处形成欧姆接触区;依次贯穿浅沟槽隔离区、第一埋氧层以及第二硅层形成的深沟槽隔离区;以及在衬底硅层与第二埋氧层的界面处形成的缺陷层。根据本发明提供的晶体管结构能够实现较低的衬底损耗和谐波噪声,使得器件在恶劣情况下实现较高的射频特性,与数字电路、模拟电路实现集成。

    存储器及加固待存储数据的方法

    公开(公告)号:CN110489267B

    公开(公告)日:2021-10-29

    申请号:CN201910618491.9

    申请日:2019-07-10

    Abstract: 该发明涉及一种存储器及加固待存储数据的方法,其中所述存储器,包括:数据加固模块,用于加固待存储数据,包括:纠错检错单元,用于对待存储数据进行纠错检错编码和解码;校验码获取单元,连接到所述纠错检错单元,用于获取纠错检错编码的过程中用到的校验码;校验码复制单元,连接至所述校验码获取单元,用于复制所述校验码,使校验码的份数为3份;数据拆分重组单元,用于对数据进行拆分重组;数据拼接单元,连接至所述校验码复制单元,以及连接至所述数据拆分重组单元,用于将拆分重组后的数据与复制后的校验码拼接,获取存储用的加固数据。

    一种驱动电路、驱动方法及微反射镜阵列

    公开(公告)号:CN110347082B

    公开(公告)日:2021-07-27

    申请号:CN201910629209.7

    申请日:2019-07-12

    Abstract: 本发明公开了一种驱动电路,所述驱动电路包括逻辑控制单元、数模选择器、数模转换器、支路选择器和电压输出支路;所述电压输出支路与微反射镜连接;每个所述数模转换器连接有多个所述电压输出支路;所述数模选择器连接有多个所述数模转换器;所述支路选择器设置于所述逻辑控制单元和所述电压输出支路之间,所述支路选择器用于选通对应的电压输出支路工作;所述逻辑控制单元与所述数模选择器连接,所述逻辑控制单元还与所述电压输出支路连接。本发明还公开了一种驱动方法及微反射镜阵列。采用本发明,具有能够降低电路的功耗和面积,有利于降低IC的成本;以及实现微反射镜阵列的偏转角度连续可调和偏转姿势长时间保持的优点。

    一种三模冗余电路结构
    9.
    发明授权

    公开(公告)号:CN108631772B

    公开(公告)日:2020-09-04

    申请号:CN201810446851.7

    申请日:2018-05-11

    Abstract: 本发明涉及一种三模冗余电路结构,其包括:第一功能模块、第二功能模块、第三功能模块和表决电路,还包括:第一异或门,其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接,其输出端提供第一输出信号;第二异或门,其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接,其输出端提供第二输出信号;以及或非门,其两个输入端分别与所述第一异或门和第二异或门的输出端连接,其输出端提供复位信号。本发明不仅可以实现现有TMR结构的功能,即过滤掉一个功能模块的信号翻转,还可以对发生信号翻转的功能模块进行准确定位,并且仅需要进行一次实验,即可检验出三模冗余是否属于过度设计,从而有效节约测试成本。

    一种IGBT短路过流检测电路
    10.
    发明授权

    公开(公告)号:CN108508342B

    公开(公告)日:2020-07-17

    申请号:CN201810522926.5

    申请日:2018-05-28

    Abstract: 本发明涉及一种IGBT短路过流检测电路,其包括:带通滤波器,其与所述第一IGBT的栅极连接;第一比较器,其与所述带通滤波器连接,并接收第一基准电压;T触发器,其与所述第一比较器连接,并输出第一逻辑信号;第二比较器,其与所述第一IGBT的栅极连接,并接收第二基准电压,输出第二逻辑信号;与门,其接收所述第一逻辑信号和第二逻辑信号,并输出硬开启错误检测信号;第三比较器,其与所述第一IGBT的栅极连接,并接收第三基准电压;以及RS触发器,其与所述第三比较器连接,并输出带载短路错误检测信号。本发明可以同时实现IGBT硬开启错误检测和IGBT带载短路检测,并且结构简单易行,节省成本。

Patent Agency Ranking