-
公开(公告)号：CN118645532A
公开(公告)日：2024-09-13
申请号：CN202410782692.3
申请日：2024-06-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种提高UIS能力和栅氧可靠性的分裂栅MOSFET器件及其制备方法，所述分裂栅MOSFET器件包括：漏极(1)、N+衬底(2)、N‑外延层(3)、电流扩展层(4)、P2区(5)、P1区(6)、P+区(7)、N+区(8)、JFET区(9)、栅氧化层(10)、栅极(11)、SiO2层间介质(12)、源极(13)。本发明不仅可以屏蔽栅氧电场，增强栅氧可靠性，还可以提高器件UIS耐量，而且工艺简单，成本低，具有良好的应用前景。
-
公开(公告)号：CN118431277A
公开(公告)日：2024-08-02
申请号：CN202410425687.7
申请日：2024-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/778 , H01L21/335 , H01L27/088 , H01L21/8234
Abstract: 本发明涉及一种高热可靠性单片集成硅基GaN半桥电路及其制备方法，在硅基GaN功率器件制备完成后经晶圆减薄，键合到半绝缘型SiC衬底上，再经凹槽刻蚀、介质隔离而得。本发明实现高低边硅基GaN功率器件的完全隔离，彻底解决硅基GaN功率器件半桥电路单片集成面临的衬底串扰问题，同时因半绝缘型SiC材料热导率高，该半桥电路具有更高热可靠性，在大功率高频电力电子领域具有巨大应用潜力。
-
公开(公告)号：CN118153502A
公开(公告)日：2024-06-07
申请号：CN202410261190.6
申请日：2024-03-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/367 , H01L29/78 , H01L29/06 , G06F30/392
Abstract: 本发明提供一种半导体器件终端结构的设计方法及半导体器件结构，提供半导体器件结构，增大场限环环宽度至阻断电压随环宽度增大的速率小于等于预设速率；将场限环分为全耗尽区域和未全耗尽区域，设置未全耗尽区域场限环环间距从内向外等差递增，调整递增公差至主结电场与末环结电场相等或差值最小；减小未全耗尽区域内场限环环宽度至最小。本发明调节整体场限环参数增大末结电场提高电场均匀性，再分别调节未全耗尽和全耗尽区域的场限环参数降低末结电场增大带来的曲率效应，进一步提高电场均匀性，提高阻断电压利用率。本发明受2022年国家重点研发项目资助(项目编号：2022YFB3604300，课题编号：2022YFB3604303，项目名称：GaN基纵向功率电子材料与器件研究)。
-
公开(公告)号：CN111416621B
公开(公告)日：2023-06-02
申请号：CN202010276988.X
申请日：2020-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/66
Abstract: 本发明提供了一种用于电流舵DAC的功耗降低电路，包括比较—控制电路，比较—控制电路设置为：在每个采样周期对当前采样周期的输入信号进行采样，并至少以当前采样周期的输入信号与前一采样周期的输入信号相同为判断条件，在符合至少一个判断条件时，控制驱动锁存电路被使能并更新其输出值；否则，驱动锁存电路保持锁存状态，以维持前一采样周期的输出。本发明还提供用于电流舵DAC的功耗降低方法。本发明的用于电流舵DAC的功耗降低电路，通过比较—控制对输入DAC的数字码是否发生变化进行检测，控制后级锁存电路工作状态，可以减少锁存电路开关频率，降低DAC电路的动态功耗。
-
公开(公告)号：CN111162789B
公开(公告)日：2023-03-31
申请号：CN202010058947.3
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/54
Abstract: 本发明公开了一种采样保持电路及电器，包括：第一电容、第一场效应管、第二电容；所述第一电容的一端分别与所述采样保持电路的输入端和所述第一场效应管的源极，所述第一电容的另一端接地；所述第一场效应管的漏极均与所述第二电容的一端和所述采样保持电路的输出端耦接；所述第二电容的另一端接地。本发明提供的采样保持电路能减小输出信号的掉电率、减小采样开关的导通电阻、提高线性度以及降低总体功耗。
-
Patent Agency Ranking
公开(公告)号：CN115512959A
公开(公告)日：2022-12-23
申请号：CN202211128091.8
申请日：2022-09-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种低漏感的平面变压器绕组绕制方法及平面变压器，其中绕制方法包括：根据原边绕组和副边绕组的匝数关系，计算分组参数，并基于分组参数进行分组，通过分组交错绕制得到低漏感的平面变压器。本发明通过合理排布原边绕组和副边绕组的位置，能够使任意匝数比的平面变压器获得最小漏感，降低了变压器损耗，提升系统效率。
-
公开(公告)号：CN114978144A
公开(公告)日：2022-08-30
申请号：CN202110213743.7
申请日：2021-02-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0175
Abstract: 本发明提供一种噪声抑制电路及电容式数字隔离器。所述噪声抑制电路包括：噪声检测模块，连接于隔离电容的输出端，用于通过偏置电阻检测噪声信号在其上的压降变化，并在偏置电阻上的压降大于设定阈值时产生使能信号；逻辑锁存模块，连接于所述噪声检测模块的输出端，用于接收调制信号的解调输出信号，并在所述使能信号有效时，对所述解调输出信号进行锁存。本发明提供的噪声抑制电路能够提升电容式数字隔离器的共模脉冲抑制能力。
-
公开(公告)号：CN113938118A
公开(公告)日：2022-01-14
申请号：CN202111215647.2
申请日：2021-10-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , G01R31/52
Abstract: 本发明提供一种去饱和短路保护电路、功率器件短路保护电路及测试电路，用于保护功率器件，包括比较器、时间单元、短路检测单元和处理单元；比较器输出检测电压和参考电压的比较结果，时间单元的输入端连接比较器的输出端，将比较器的开关周期中检测电压小于参考电压的时间转换成用于设置消隐时间的数字信号；当达到前一开关周期的消隐时间后，短路检测单元基于比较结果对功率器件进行短路检测得到检测结果；处理单元的输入端连接短路检测单元的输出端；处理单元基于检测结果对功率器件进行短路保护。本发明的短路保护具有快速性和可靠性。
-
公开(公告)号：CN111739937A
公开(公告)日：2020-10-02
申请号：CN202010553372.2
申请日：2020-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/51 , H01L21/285 , H01L29/786 , H01L21/336
Abstract: 本发明涉及一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法，包括：将外延N型轻掺SiC层的SiC衬底清洗；在SiC衬底的外延层使用离子注入和退火的方式形成N+源区、P型沟道区和P+终端区；在外延层沉积高k栅介质层，然后沉积栅金属，并通过刻蚀图形化；在外延层沉积钝化层介质，并通过刻蚀图形化；在外延层和重掺衬底沉积低温欧姆接触金属层，退火形成欧姆接触；在外延层和重掺衬底加厚金属。该方法降低了栅界面处的碳簇密度，提高了沟道迁移率。
-
公开(公告)号：CN111739799A
公开(公告)日：2020-10-02
申请号：CN202010553375.6
申请日：2020-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/778 , H01L29/10
Abstract: 本发明涉及一种硅基氮化镓微波器件及制备方法，包括：将衬底预处理，沉积第一层钝化层；刻蚀，形成凹槽，然后沉积源极和漏极欧姆接触金属，并退火形成欧姆接触；对器件刻蚀；在第一层钝化层及欧姆接触上进行第二层钝化层的淀积，随后对第一层钝化层和第二层钝化层进行刻蚀，预处理后沉积栅极金属；在器件表面沉积第三层钝化层，退火，然后刻蚀，沉积加厚金属；沉积第四层钝化，将需要制版连线部位上的钝化层刻蚀，漏出加厚金属，并制备连线。该方法简单、易操作、成本低廉，能够有效减小器件漏电。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.06 seconds)
