-
公开(公告)号：CN111416621B
公开(公告)日：2023-06-02
申请号：CN202010276988.X
申请日：2020-04-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/66
Abstract: 本发明提供了一种用于电流舵DAC的功耗降低电路，包括比较—控制电路，比较—控制电路设置为：在每个采样周期对当前采样周期的输入信号进行采样，并至少以当前采样周期的输入信号与前一采样周期的输入信号相同为判断条件，在符合至少一个判断条件时，控制驱动锁存电路被使能并更新其输出值；否则，驱动锁存电路保持锁存状态，以维持前一采样周期的输出。本发明还提供用于电流舵DAC的功耗降低方法。本发明的用于电流舵DAC的功耗降低电路，通过比较—控制对输入DAC的数字码是否发生变化进行检测，控制后级锁存电路工作状态，可以减少锁存电路开关频率，降低DAC电路的动态功耗。
-
公开(公告)号：CN111162789B
公开(公告)日：2023-03-31
申请号：CN202010058947.3
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03M1/54
Abstract: 本发明公开了一种采样保持电路及电器，包括：第一电容、第一场效应管、第二电容；所述第一电容的一端分别与所述采样保持电路的输入端和所述第一场效应管的源极，所述第一电容的另一端接地；所述第一场效应管的漏极均与所述第二电容的一端和所述采样保持电路的输出端耦接；所述第二电容的另一端接地。本发明提供的采样保持电路能减小输出信号的掉电率、减小采样开关的导通电阻、提高线性度以及降低总体功耗。
-
公开(公告)号：CN107947774B
公开(公告)日：2020-05-22
申请号：CN201711144435.3
申请日：2017-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/16 , H03K17/567 , H03K17/687
Abstract: 本发明提供一种用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路，其中该IGBT栅极驱动芯片包括低压侧窄脉冲产生模块、LDMOS电平移位模块和输出驱动模块，且该输出驱动模块的输出端通过一栅极电阻与一待驱动的IGBT的栅极相连，其特征在于，该噪声抑制电路包括：电压检测电路，其输入端接所述IGBT的栅极；下拉电路，其输入端接所述电压检测电路的输出端；RS触发器，其R端接所述下拉电路的第一输出端，S端接所述下拉电路的第二输出端，Q端接所述输出驱动模块的输入端。本发明利用dv/dt噪声和IGBT栅极电压之间存在的特定关系，通过检测IGBT栅极电压的变化区间实现对dv/dt噪声的滤除。
-
公开(公告)号：CN108666981A
公开(公告)日：2018-10-16
申请号：CN201710193706.8
申请日：2017-03-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H7/20 , G01R19/165
CPC classification number: H02H7/20 , G01R19/16571
Abstract: 本发明提供一种IGBT过流保护电路及方法，包括：检测待测IGBT的米勒平台的米勒平台识别模块；采集待测IGBT的米勒平台栅极电压，并得到过流保护信号的米勒平台栅极电压提取模块；过流保护信号起效时，将待测IGBT关闭的IGBT栅驱动模块。检测待测IGBT的栅极电压，当检测到米勒平台时，提取待测IGBT的米勒平台栅极电压，并基于待测IGBT的米勒平台栅极电压判断待测IGBT的集电极是否过流，若过流，则关断待测IGBT，实现过流保护。本发明避免使用高压大电流器件，利用IGBT的米勒平台效应，以及IGBT的米勒平台栅极电流与IGBT的集电极电流存在的特定关系，通过检测IGBT的米勒平台栅极电压间接实现对IGBT的集电极电流进行检测，进而实现过流保护，检测成本低、占用体积小、效率高。
-
公开(公告)号：CN108508342A
公开(公告)日：2018-09-07
申请号：CN201810522926.5
申请日：2018-05-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种IGBT短路过流检测电路，其包括：带通滤波器，其与所述第一IGBT的栅极连接；第一比较器，其与所述带通滤波器连接，并接收第一基准电压；T触发器，其与所述第一比较器连接，并输出第一逻辑信号；第二比较器，其与所述第一IGBT的栅极连接，并接收第二基准电压，输出第二逻辑信号；与门，其接收所述第一逻辑信号和第二逻辑信号，并输出硬开启错误检测信号；第三比较器，其与所述第一IGBT的栅极连接，并接收第三基准电压；以及RS触发器，其与所述第三比较器连接，并输出带载短路错误检测信号。本发明可以同时实现IGBT硬开启错误检测和IGBT带载短路检测，并且结构简单易行，节省成本。
-
Patent Agency Ranking
公开(公告)号：CN105680107A
公开(公告)日：2016-06-15
申请号：CN201610150614.7
申请日：2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01M10/42 , H01L27/02 , H01L27/092
CPC classification number: H01L27/02 , H01L27/092 , H01M10/42
Abstract: 本发明提供一种基于SOI工艺的电池管理芯片电路，所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma-delta ADC（包括模拟调制器以及数字滤波器）、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成，尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外，本发明重点突出了高压多路选通器MUX与Sigma-delta ADC的接口电路-斩波电路的设计，以阐述本发明采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。
-
公开(公告)号：CN102201404B
公开(公告)日：2013-03-27
申请号：CN201110124788.3
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L21/762
Abstract: 本发明公开了一种基于SOI的ESD保护器件及其制作方法。该ESD器件结构包括：SOI衬底，位于SOI衬底上的N阱区和P阱区，位于所述N阱区之上的阳极接触端以及位于所述P阱区之上的阴极接触端，其中，所述N阱区和P阱区之间形成横向的PN结，在所述PN结之上设有场氧区。本器件可以在ESD来临时，及时的泄放ESD电流，避免栅氧击穿或者大电流流入电路内部，造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压，使其可以用于不同内部电压的电路保护，避免功率局部集中。能够在HBM（人体模型）中实现抗ESD电压达到2KV以上，达到了目前人体模型的工业标准。
-
公开(公告)号：CN102184849B
公开(公告)日：2013-03-20
申请号：CN201110106410.0
申请日：2011-04-27
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7781 , H01L29/1606 , H01L29/517
Abstract: 本发明提供一种石墨烯基场效应晶体管的制备方法，包括：提供半导体衬底，所述半导体衬底上具有石墨烯层，所述石墨烯层未经功能化处理；利用在所述石墨烯层表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜，作为成核层；利用所述成核层，利用水作为氧化剂与铪源反应，在所述石墨烯层上生成HfO2栅介质层。相较于现有技术，本发明技术方案主要是利用物理吸附在石墨烯表面上的水作为氧化剂与金属源反应生成作为成核层的金属氧化物层，从而在后续采用原子层沉积工艺在石墨烯表面制备出均匀性和覆盖率较高的高质量HfO2栅介质薄膜，而不会在石墨烯晶格中引入会降低石墨烯基场效应晶体管性能的缺陷。
-
公开(公告)号：CN102130176B
公开(公告)日：2012-11-14
申请号：CN201010619509.6
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件，该器件包括SOI衬底和位于所述SOI衬底之上的有源区；所述有源区包括：栅区、分别位于所述栅区两侧的源区和漏区、位于所述栅区之下的体区、位于所述体区与所述漏区之间的漂移区；所述漂移区包括横向超结结构和位于所述横向超结结构上方的缓冲层。本发明将缓冲层设于漂移区上方，可以缓解衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高器件的击穿电压，并且使制作缓冲层时的掺杂深度大幅变浅，不仅降低了杂质的注入能量，而且更容易实现漂移区杂质的均匀分布，工艺难度大大降低。
-
公开(公告)号：CN101916779A
公开(公告)日：2010-12-15
申请号：CN201010231661.7
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/762 , H01L21/3205
Abstract: 本发明公开了一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；底层硅膜位于该结构的最底层；导电层位于底层硅膜的上表面，包括电荷引导层和生长于电荷引导层的上、下表面的阻挡层；埋氧层位于导电层的上表面；有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区、位于栅区与沟道区之间的栅氧化层；漂移区由交替排布的n型柱区和p型柱区构成；沟槽隔离结构位于有源区周围；电极包括源极、栅极、漏极、从导电层引出的导电极。本发明可以将积聚在埋氧层下界面处的电荷释放，完全消除衬底辅助耗尽效应，提高器件的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.076 seconds)
