公开(公告)号：CN118571917A

公开(公告)日：2024-08-30

申请号：CN202410487858.9

申请日：2024-04-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  张峻 ,  程新红 ,  苏杭

IPC: H01L29/06

Abstract: 本发明涉及一种超结功率器件的制备方法，本发明中该方法采用高k(高介电常数)介质材料代替普通绝缘体介质材料填充漂移层沟槽，形成N型漂移层、P型氧化镍、高k介质层的超结结构。本发明方法可以提高超结器件的可靠性，且可操作性强、成本低、工艺简单。

公开(公告)号：CN118335807A

公开(公告)日：2024-07-12

申请号：CN202410348551.0

申请日：2024-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  张峻 ,  程新红 ,  苏杭

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/267 ,  H01L21/329

Abstract: 本发明涉及一种基于氧化镍的异质结终端结构及制备方法，所述终端结构沿外延生长方向包括：欧姆接触阴极(101)、N+衬底(102)、N‑漂移层(103)、肖特基接触阳极(106)和钝化层(107)；N‑漂移层(103)顶部、肖特基接触阳极(106)边缘下方设置有P型掺杂主结(1051)，N‑漂移层(103)顶部、钝化层(107)下方设置有P型掺杂场限环(1052)，N‑漂移层(103)顶部、器件边缘设置有N+场终止环(104)。本发明采用的NiO材料内部自发产生的Ni空位或间隙氧原子，可以容易地获得较高的P型掺杂浓度，很好地解决了一些天然N型掺杂的宽禁带半导体材料P型掺杂难度大、工艺不成熟的问题。

公开(公告)号：CN118153502A

公开(公告)日：2024-06-07

申请号：CN202410261190.6

申请日：2024-03-07

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  苏杭 ,  程新红 ,  张峻 ,  俞跃辉

IPC: G06F30/367 ,  H01L29/78 ,  H01L29/06 ,  G06F30/392

Abstract: 本发明提供一种半导体器件终端结构的设计方法及半导体器件结构，提供半导体器件结构，增大场限环环宽度至阻断电压随环宽度增大的速率小于等于预设速率；将场限环分为全耗尽区域和未全耗尽区域，设置未全耗尽区域场限环环间距从内向外等差递增，调整递增公差至主结电场与末环结电场相等或差值最小；减小未全耗尽区域内场限环环宽度至最小。本发明调节整体场限环参数增大末结电场提高电场均匀性，再分别调节未全耗尽和全耗尽区域的场限环参数降低末结电场增大带来的曲率效应，进一步提高电场均匀性，提高阻断电压利用率。本发明受2022年国家重点研发项目资助(项目编号：2022YFB3604300，课题编号：2022YFB3604303，项目名称：GaN基纵向功率电子材料与器件研究)。