-
公开(公告)号：CN110350026A
公开(公告)日：2019-10-18
申请号：CN201910634642.X
申请日：2019-07-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L23/64 , H01L21/762
Abstract: 本发明公开了一种基于SOI衬底的电容隔离结构及其制备方法，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；顶层硅包括第一硅岛和第二硅岛，第一硅岛用于制备低压端电路，第二硅岛用于制备高压端电路；隔离槽，设置在第一硅岛和第二硅岛之间；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述隔离电容下极板与第一硅岛电连接；第一介质层，覆盖隔离电容下极板、第一硅岛和第二硅岛；第二介质层，设置在第一介质层上，第二介质层的顶部设置隔离电容上极板，隔离电容上极板与第二硅岛电连接，本发明无需额外的厚膜介质工艺，实现单芯片高压隔离，节约了成本和制备流程。
-
公开(公告)号：CN113938118A
公开(公告)日：2022-01-14
申请号：CN202111215647.2
申请日：2021-10-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , G01R31/52
Abstract: 本发明提供一种去饱和短路保护电路、功率器件短路保护电路及测试电路，用于保护功率器件，包括比较器、时间单元、短路检测单元和处理单元；比较器输出检测电压和参考电压的比较结果，时间单元的输入端连接比较器的输出端，将比较器的开关周期中检测电压小于参考电压的时间转换成用于设置消隐时间的数字信号；当达到前一开关周期的消隐时间后，短路检测单元基于比较结果对功率器件进行短路检测得到检测结果；处理单元的输入端连接短路检测单元的输出端；处理单元基于检测结果对功率器件进行短路保护。本发明的短路保护具有快速性和可靠性。
-
公开(公告)号：CN113067565B
公开(公告)日：2024-03-12
申请号：CN202110216369.6
申请日：2021-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , H03K17/16
Abstract: 本发明涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。本发明能够调整消隐时间，且具有较强的抗干扰能力。
-
公开(公告)号：CN110350026B
公开(公告)日：2020-12-01
申请号：CN201910634642.X
申请日：2019-07-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L23/64 , H01L21/762
Abstract: 本发明公开了一种基于SOI衬底的电容隔离结构及其制备方法，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；顶层硅包括第一硅岛和第二硅岛，第一硅岛用于制备低压端电路，第二硅岛用于制备高压端电路；隔离槽，设置在第一硅岛和第二硅岛之间；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述隔离电容下极板与第一硅岛电连接；第一介质层，覆盖隔离电容下极板、第一硅岛和第二硅岛；第二介质层，设置在第一介质层上，第二介质层的顶部设置隔离电容上极板，隔离电容上极板与第二硅岛电连接，本发明无需额外的厚膜介质工艺，实现单芯片高压隔离，节约了成本和制备流程。
-
Patent Agency Ranking
公开(公告)号：CN113938118B
公开(公告)日：2025-03-25
申请号：CN202111215647.2
申请日：2021-10-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , G01R31/52
Abstract: 本发明提供一种去饱和短路保护电路、功率器件短路保护电路及测试电路，用于保护功率器件，包括比较器、时间单元、短路检测单元和处理单元；比较器输出检测电压和参考电压的比较结果，时间单元的输入端连接比较器的输出端，将比较器的开关周期中检测电压小于参考电压的时间转换成用于设置消隐时间的数字信号；当达到前一开关周期的消隐时间后，短路检测单元基于比较结果对功率器件进行短路检测得到检测结果；处理单元的输入端连接短路检测单元的输出端；处理单元基于检测结果对功率器件进行短路保护。本发明的短路保护具有快速性和可靠性。
-
公开(公告)号：CN114141646B
公开(公告)日：2024-10-18
申请号：CN202111352927.8
申请日：2021-11-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明涉及一种芯片基准电压温漂系数的晶圆级修调方法，包括：按预设方式在晶圆上选取若干测试晶粒，将选取的若干测试晶粒的码值烧写为各自零温漂系数对应的码值M，该码值可由芯片所选工艺的参数特性估算得来；对每个测试晶粒进行温度测试，得到每个测试晶粒的温度曲线，并计算每个测试晶粒的温度曲线斜率KM；统计每个测试晶粒的相邻晶粒各自零码斜率K0的平均值#imgabs0#根据所述平均值#imgabs1#和每个测试晶粒的温度曲线斜率KM，计算每个测试晶粒的单位码值变化影响的温度曲线斜率变化量KSTEP；对所有测试晶粒的温度曲线斜率变化量KSTEP取平均得到平均值#imgabs2#根据所述平均值#imgabs3#计算每个测试晶粒和未选取到的晶粒的烧写码值。本发明能够提高晶圆级基准电压的修调效率。
-
公开(公告)号：CN115856560A
公开(公告)日：2023-03-28
申请号：CN202211463189.9
申请日：2022-11-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种功率器件源极寄生参数及漏极电流测量方法和装置，其中，方法包括以下步骤：将功率器件、负载电感和电源进行串接形成回路；采集功率器件在一个开关周期内的开尔文源极与功率源极之间的压降信号；对所述压降信号进行积分，并采用二次函数对积分后的压降信号进行拟合，得到随时间t为变量的二次函数；根据二次函数的系数，以及母线电压值和负载电感值计算功率器件的寄生电阻、寄生电感和脉冲初始漏极负载电流。本发明能够在每一个开关周期独立计算功率器件的寄生参数及漏极电流，且不需要进行温度补偿。
-
公开(公告)号：CN114141646A
公开(公告)日：2022-03-04
申请号：CN202111352927.8
申请日：2021-11-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明涉及一种芯片基准电压温漂系数的晶圆级修调方法，包括：按预设方式在晶圆上选取若干测试晶粒，将选取的若干测试晶粒的码值烧写为各自零温漂系数对应的码值M，该码值可由芯片所选工艺的参数特性估算得来；对每个测试晶粒进行温度测试，得到每个测试晶粒的温度曲线，并计算每个测试晶粒的温度曲线斜率KM；统计每个测试晶粒的相邻晶粒各自零码斜率K0的平均值根据所述平均值和每个测试晶粒的温度曲线斜率KM，计算每个测试晶粒的单位码值变化影响的温度曲线斜率变化量KSTEP；对所有测试晶粒的温度曲线斜率变化量KSTEP取平均得到平均值根据所述平均值计算每个测试晶粒和未选取到的晶粒的烧写码值。本发明能够提高晶圆级基准电压的修调效率。
-
公开(公告)号：CN113067565A
公开(公告)日：2021-07-02
申请号：CN202110216369.6
申请日：2021-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , H03K17/16
Abstract: 本发明涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。本发明能够调整消隐时间，且具有较强的抗干扰能力。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.033 seconds)
