-
公开(公告)号：CN114664657A
公开(公告)日：2022-06-24
申请号：CN202111269451.1
申请日：2021-10-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/324 , H01L21/67
Abstract: 本发明涉及一种晶圆表面处理方法。本发明通过控制处理过程中各个阶段的气体配置以及相应的升温退火和降温氧化减薄过程，使最终晶圆表面粗糙度小于5A，有效减少了最终处理工艺成本，具有良好的应用前景。
-
公开(公告)号：CN114156179A
公开(公告)日：2022-03-08
申请号：CN202111269452.6
申请日：2021-10-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/324 , H01L21/67
Abstract: 本发明涉及一种改善绝缘层上硅晶圆表面粗糙度的方法。本发明通过控制快速热处理过程中各个阶段的气体配置以及相应的升温退火过程，使最终晶圆表面粗糙度小于5A，具有良好的应用前景。
-
公开(公告)号：CN1261974C
公开(公告)日：2006-06-28
申请号：CN03151253.4
申请日：2003-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/00
Abstract: 本发明涉及了一种采用侧墙技术制备有纳米硅通道的埋氧的方法，属于微电子技术领域，依次包括纳米侧墙的生成，以侧墙为掩模刻蚀出阻挡离子注入的掩模，离子注入和高温退火等步骤，其特征在于：(1)采用常规工艺形成纳米侧墙，其厚度为30～100nm；(2)以侧墙为掩模刻蚀下层薄膜形成阻挡离子注入的掩模，厚度为100～800nm；(3)注入离子的能量为20～200keV，相应的剂量为1.0～7.0×1017cm-2，衬底温度为400～700℃；(4)退火温度为1200～1375℃，退火时间为1～24个小时，退火气氛为Ar与O2的混合气体，其中O2的含量为0.1%～20%。采用本发明的方法可以在不用电子束曝光的条件下制备在埋氧中有纳米硅通道的SOI材料，可以在CMOS和MEMS工艺中得到应用。
-
公开(公告)号：CN1457088A
公开(公告)日：2003-11-19
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的SOI MOSFET器件制造工艺。这种工艺和体硅及SOI工艺完全兼容，只需在常规CMOS工艺基础上增加一块图形化注氧的掩膜版和在Si片上热生长或淀积注氧掩蔽层、用图形化注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋SiO2层4个工艺步骤，制造出沟道有热、电通道结构的SOI MOSFET器件。该制造工艺简单、易控制，克服了SOI器件的浮体效应和自热效应，使SOI MOSFET器件的热稳定性和器件稳定工作的可靠性大大提高。
-
公开(公告)号：CN1431717A
公开(公告)日：2003-07-23
申请号：CN03115425.5
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种降低全耗尽绝缘体上的硅(SOI)金属－氧化物－半导体场效应晶体管(MOSFET)源漏串联电阻的新结构，其特征在于源漏区的顶层硅比沟道区的顶层硅厚，从而有效地降低了源漏串联电阻；同时，源漏区和沟道区的表面在同一平面上。这种降低全耗尽SOI MOSFET源漏串联电阻的新结构是采用图形化注氧隔离(SIMOX)技术来实现的。方法之一是通过控制不同区域埋氧的深度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚；方法之二是通过控制不同区域埋氧的厚度使SOI MOSTET源漏区的顶层硅比沟道区的顶层硅厚。源漏区的顶层硅比沟道区的顶层硅厚30～100nm，可以有效地降低源漏串联电阻。
-
Patent Agency Ranking
公开(公告)号：CN114334792B
公开(公告)日：2025-01-24
申请号：CN202111274089.7
申请日：2021-10-29
Applicant: 上海新昇半导体科技有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/324 , H10D86/00
Abstract: 本发明提供了一种SOI结构的半导体硅晶圆及其制备方法，属于半导体制造领域，具体包括步骤一，将半导体硅晶圆置于第一垂直炉管进行长时间热处理；步骤二，将长时间热处理后的所述半导体硅晶圆放入第二垂直炉管中，进行氧化减薄处理；步骤三，对氧化减薄后的所述半导体硅晶圆进行快速热退火处理，其中，在长时间热处理中，先将所述半导体硅晶圆置于纯氩气氛中进行保护，而后在1‑n％氩气+n％氢气的混合气氛升温至目标温度再进行退火阶段，退火阶段，气氛为1‑n％氩气+n％氢气的混合气氛或者纯氩气，n为不大于10的数值。通过本申请的处理方案，使半导体硅晶圆表面粗糙度小于5埃，且边缘无滑移线。
-
公开(公告)号：CN116613054A
公开(公告)日：2023-08-18
申请号：CN202310572297.8
申请日：2023-05-19
Applicant: 上海新昇半导体科技有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/3065 , H01L21/762 , H01L27/12
Abstract: 本发明提供一种富陷阱绝缘体上硅结构及其制备方法，其中富陷阱绝缘体上硅结构的制备方法包括以下步骤：提供第一衬底，所述第一衬底具有正面，通过沉积工艺在所述正面形成钉扎层；以及通过干法刻蚀工艺均匀化处理所述钉扎层的表面，以调整所述钉扎层的厚度均匀性，使得沉积获得的多晶硅薄膜的厚度均匀性达到一个良好的状态。
-
公开(公告)号：CN115513123A
公开(公告)日：2022-12-23
申请号：CN202211374642.9
申请日：2022-11-04
Applicant: 上海新昇半导体科技有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12 , H01L21/3105
Abstract: 本发明提供一种绝缘体上硅结构及其形成方法，绝缘体上硅结构的形成方法，通过活化处理增加键合工艺时的常温键合强度，降低了后续加固工艺所需的温度，从而降低了所述腐蚀停止层中的异质组分热扩散，保证了所述腐蚀停止层与器件层之间的界面清晰，进而避免了所述器件层在后续去除腐蚀停止层之后所述器件层的厚度均匀性恶化；还通过两次选择性腐蚀工艺控制腐蚀后器件层的均匀性，使得最终得到的绝缘体上硅结构的器件层的厚度均匀性小于10％；还通过牺牲氧化层的形成和去除使得器件层的表面没有高频腐蚀起伏的多孔形貌存在。
-
公开(公告)号：CN114050123A
公开(公告)日：2022-02-15
申请号：CN202111271381.3
申请日：2021-10-29
Applicant: 上海新昇半导体科技有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种SOI晶圆及其最终处理方法，其对第一晶圆进行快速热退火得到第二晶圆；其中第一升温过程在氩气和氢气混合气氛中进行，且氢气的体积比例小于10％；第一退火过程在氩气和可任选的氢气气氛中进行，且可任选的氢气体积比例不大于10％；对第二晶圆进行长时间热退火，得到SOI晶圆成品；长时间热退火包括第二升温过程和第二退火过程，第二升温过程在氩气和氢气混合气氛中进行，且氢气的体积比例小于10％；第二退火过程在氩气和可任选的氢气气氛中进行，且氢气体积比例不大于10％。本发明还提供一种SOI晶圆，所述SOI晶圆的顶层硅表面粗糙度小于4埃，厚度均匀性在±1％以内，SPx检测阈值为37nm时的颗粒总数小于100个。本发明的处理方法最终得到具有更优异表面的SOI晶圆，为后摩尔时代硅基器件提供可行的衬底材料支持。
-
公开(公告)号：CN1279593C
公开(公告)日：2006-10-11
申请号：CN03137307.0
申请日：2003-06-10
Applicant: 清华大学 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/84
Abstract: 本发明公开了属于微电子器件制造技术范围的一种沟道有热、电通道的绝缘层上硅金属-氧化物-半导体场效应晶体管制造工艺。这种工艺和体硅及绝缘体上硅工艺完全兼容，只需在互补金属-氧化物-半导体工艺基础上增加一块注氧的掩膜版和在硅片上热生长或淀积注氧掩蔽层、用注氧掩膜版光刻注氧掩蔽层、氧离子注入及高温退火形成掩埋二氧化硅层4个工艺步骤，制造出沟道有热、电通道结构的绝缘层上硅金属-氧化物-半导体场效应晶体管。该制造工艺简单、易控制，克服了绝缘体上硅器件的浮体效应和自热效应，使绝缘层上硅金属-氧化物-半导体场效应晶体管的热稳定性和器件稳定工作的可靠性大大提高。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.068 seconds)
