-
公开(公告)号：CN1531107A
公开(公告)日：2004-09-22
申请号：CN200310118865.X
申请日：2003-12-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L27/105 , H01L21/8239
CPC classification number: H01L29/4232 , H01L21/28114 , H01L21/28273 , H01L21/28282 , H01L29/66833 , H01L29/7923
Abstract: 本发明提供凹切栅极SONOS晶体管及其制造方法，所述凹切栅极SONOS晶体管包括：具有源/漏区的衬底；位于源/漏区之间的衬底上的栅绝缘层；凹切栅极结构，位于所述栅绝缘层上，并具有至少一个凹切；以及分别位于栅极结构的所述至少一个凹切中的至少一个ONO楔形结构。
-
公开(公告)号：CN1165085C
公开(公告)日：2004-09-01
申请号：CN01100202.6
申请日：2001-01-05
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/02 , H01L21/336
CPC classification number: H01L29/66916 , H01L21/76254 , H01L21/76256 , H01L21/76259 , H01L27/1203 , H01L29/1054 , H01L29/66742 , H01L29/78612 , H01L29/78621 , H01L29/78687 , H01L29/802
Abstract: CMOS集成电路器件包括电绝缘层和在电绝缘层上的未形变的硅有源层。并在未形变的硅有源层表面上设置绝缘栅电极。在电绝缘层和未形变的硅有源层之间还设置Si1-xGex层。Si1-xGex层与未形变的硅有源层形成第一结，并具有沿从峰值朝未形变的硅有源层的表面延伸的第一方向单调地降低的渐变Ge浓度。
-
-
公开(公告)号：CN110060999B
公开(公告)日：2023-11-03
申请号：CN201910156871.5
申请日：2013-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234 , H01L27/02 , H01L29/08 , H01L29/10 , H01L29/161 , H01L29/165 , H01L29/167 , H01L29/49 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。
-
公开(公告)号：CN108074797B
公开(公告)日：2023-10-17
申请号：CN201711107811.1
申请日：2017-11-10
Applicant: 三星电子株式会社
IPC: H01L21/02
Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区；提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。
-
Patent Agency Ranking
公开(公告)号：CN107644807B
公开(公告)日：2020-10-23
申请号：CN201710831804.X
申请日：2013-06-04
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/306 , H01L21/8238 , H01L27/088 , H01L27/11 , H01L29/08 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/45 , H01L29/51 , H01L29/66 , H01L29/78 , H01L21/28 , H01L29/10 , H01L29/786
Abstract: 提供了一种半导体装置和电子装置。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。
-
公开(公告)号：CN106548976B
公开(公告)日：2020-07-21
申请号：CN201610820102.7
申请日：2016-09-13
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/02
Abstract: 提供了形成具有介电层的半导体装置的方法及相关设备和系统。在基底上形成层间绝缘层。在层间绝缘层中形成开口。通过用微波辐射具有开口的层间绝缘层来执行脱气工艺。通过用UV光辐射具有开口的层间绝缘层来执行K值恢复工艺。在开口中形成导电层。将脱气工艺和K值恢复工艺作为原位工艺来执行。
-
公开(公告)号：CN110060999A
公开(公告)日：2019-07-26
申请号：CN201910156871.5
申请日：2013-11-19
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234 , H01L27/02 , H01L29/08 , H01L29/10 , H01L29/161 , H01L29/165 , H01L29/167 , H01L29/49 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。
-
公开(公告)号：CN109103169A
公开(公告)日：2018-12-28
申请号：CN201810632849.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L23/532
Abstract: 一种半导体器件包括：位于第一衬底上的第一绝缘夹层的上部的第一导电图案、垂直地延伸的多个第一导电纳米管(CNT)、位于第二衬底下方的第二绝缘夹层的下部的第二导电图案、以及垂直地延伸的多个第二CNT。第二绝缘夹层的下表面接触第一绝缘夹层的上表面。多个第一CNT中的每一个的侧壁的至少一部分被第一导电图案覆盖，并且多个第二CNT中的每一个的侧壁的至少一部分被第二导电图案覆盖。第一导电图案和第二导电图案垂直地面向彼此，并且多个第一CNT中的至少一个与多个第二CNT中的至少一个彼此接触。
-
公开(公告)号：CN107768305A
公开(公告)日：2018-03-06
申请号：CN201710709806.1
申请日：2017-08-17
Applicant: 三星电子株式会社
IPC: H01L21/768
CPC classification number: H01L27/1463 , H01L21/76898 , H01L23/481 , H01L24/13 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/14645 , H01L27/14683 , H01L2224/13025 , H01L2224/13101 , H01L2924/014 , H01L2924/00014 , H01L21/76802 , H01L21/76804 , H01L21/76816
Abstract: 一种半导体器件包括：具有彼此面对的第一表面和第二表面的半导体衬底；在半导体衬底的第一表面中形成的沟槽中的蚀刻停止图案；在半导体衬底的第一表面上的第一绝缘层；以及穿过半导体衬底和第一绝缘层的通孔。蚀刻停止图案包围通孔的侧表面的一部分。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.027 seconds)
