用于导电膜层厚度测量的方法、装置及系统

    公开(公告)号:CN112313783A

    公开(公告)日:2021-02-02

    申请号:CN201980039615.6

    申请日:2019-06-10

    Abstract: 一种用于确定沉积于晶片上的导电膜层的厚度的系统及方法,包括:至少两个涡流传感器,用来在由机器手臂运输所述晶片时对所述晶片上的所述导电膜层进行电阻率测量;温度传感器,用来在所述电阻率测量期间确定所述晶片的温度改变;及处理设备,用来基于所确定的所述温度改变来将所述电阻率测量的值调整一定量,及使用所述电阻率测量的调整过的所述值以及电阻率测量值与导电膜层的相应厚度之间的先前确定的相关性,来确定所述导电膜层的厚度。或者,可以在对所述导电膜层进行电阻率测量时将所述晶片保持在稳定的温度下,以确定所述导电膜层的厚度。

    用于形成低电阻率钨特征的方法
    26.
    发明公开

    公开(公告)号:CN118140301A

    公开(公告)日:2024-06-04

    申请号:CN202280064026.5

    申请日:2022-07-25

    Abstract: 提供了一种包括含钨层的基板的结构,所述含钨层包括成核层和填充层。所述成核层是沿着所述开口的侧壁设置的。所述成核层包括硼和钨。所述填充层设置在所述开口内的所述成核层之上。所述含钨层包括约16μΩ·cm或更小的电阻率。所述含钨层具有约#imgabs0#至约#imgabs1#的厚度。所述含钨层的厚度是设置在所述开口的相对侧壁部分之间的所述开口内的所述含钨层的宽度的一半。

    形成无空隙及接缝的金属特征的方法

    公开(公告)号:CN117529797A

    公开(公告)日:2024-02-06

    申请号:CN202280043388.6

    申请日:2022-04-08

    Abstract: 本文的实施方式大致上针对在半导体器件中形成高深宽比金属接触件和/或互连特征(例如,钨特征)的方法。通常,在高深宽比开口中进行钨的共形沉积在从开口的一个或多个壁向外生长的钨相遇的位置处造成接缝和/或空隙。因此,本文阐述的方法提供期望的自下而上的钨块体填充,以避免在所得互连特征中形成接缝和/或空隙,并且提供改善的接触金属结构及形成该结构的方法。在一些实施方式中,改善的覆盖层或覆盖层结构形成在基板的场区域上方,以使得能够形成与以传统方式形成的接触件或互连结构相比具有改进的特性的接触件或互连结构。

    通过控制表面组成来调控钨生长

    公开(公告)号:CN108538715B

    公开(公告)日:2023-03-14

    申请号:CN201810259666.7

    申请日:2013-08-20

    Abstract: 在此揭示一种在催化体CVD沉积期间选择性控制催化材料的沉积速率的方法。所述方法可包括以下步骤:将基板定位在处理腔室中,所述基板包括表面区域和间隙区域二者;将包含钨的第一成核层保形地沉积于所述基板的暴露表面上;用活化氮处理所述第一成核层的至少一部分,其中所述活化氮优先沉积于所述表面区域上;使包含钨卤化物的第一沉积气体与含氢气体反应,以优先沉积钨填充层于所述基板的间隙区域中;使包含钨卤化物的成核气体反应,以形成第二成核层;以及使包含钨卤化物的第二沉积气体与含氢气体反应,以沉积钨场层。

Patent Agency Ranking